一种基于Zynq多路视频拼接系统的制作方法

本发明涉及一种基于zynq多路视频拼接系统，属于视频拼接技术领域。

背景技术：

在当今社会，视频拼接技术无处不在。在以往的使用当中都是一个视频源对应于一个终端显示设备，如果在使用中需要对多路视频源进行同时显示时，就需要有多个终端显示设备。采用多个终端显示设备的方案，不仅占用空间、浪费资源、设备之间的连线复杂，而且当观察者需要观看不同视频源之间的同步信息时，此方案很难满足要求。

目前大多数实时视频拼接技术都是采用基于fpga的方案，由于fpga是基于并行处理的设备，在系统灵活性，用户交互体验方面实现起来比较麻烦，无法对整个系统做到灵活配置，且系统功耗较大，芯片之间连线复杂，成本较高，只能适用于一定场合，不具备通用性。

技术实现要素：

目的：为了克服现有技术中存在的影响用户体验、系统功耗较大、系统无法做到灵活配置、不具备通用性、成本较高的不足，本发明提供一种增强用户体验、降低系统功耗、具备通用性，软硬件皆可以编程的系统和方法。

技术方案：为解决上述技术问题，本发明采用的技术方案为：

一种基于zynq的视频拼接器，包括zynq主处理器、输入板卡、ddr3sdram、hdmi显示器、sd卡、触摸屏。

所述zynq主处理器包括处理器系统和fpga，处理器系统和fpga通过高速axi-interconnect总线连接，所述处理器系统包括arm处理器和ddr3控制器，四个axi-hp接口，四个axi-gp接口，所述fpga包括视频处理ip内核模块，视频拼接ip内核模块、hdmi控制显示ip内核模块。

所述sd卡与所述arm处理器连接，所述ddr3sdram通过所述ddr3控制器与所述arm处理器连接，所述输入板卡通过四个vdma视频传输通道与高速axi-interconnect总线连接，所述视频处理ip内核模块通过四个vdma视频传输通道与高速axi-interconnect总线连接，所述视频拼接ip内核模块与视频处理ip内核模块连接，所述hdmi控制显示ip内核模块与视频拼接ip内核模块连接，所述hdmi控制显示ip内核模块与hdmi显示器连接。

一种基于zynq的多路视频拼接系统的控制方法，其特征在于，包括如下的步骤：

步骤一：在sd卡中存储linux系统启动所需的文件，将zynq主处理器的启动方式设置为sd卡启动，上电自启动linux系统，编写并运行视频处理ip内核模块的驱动程序，视频拼接ip内核模块的驱动程序，hdmi控制显示ip内核模块的驱动程序，根据vivado软件给定的对应ip内核模块的物理地址，编写用于对物理地址进行操作的内核驱动程序，通过arm处理器的axi-gp接口驱动对应ip内核模块，编写用于交互和显示的qt显控程序；

步骤二：输入板卡实时采集四路视频源数据信号并将视频源信号转化为标准的rgb格式后，通过vdma视频传输通道传输至arm处理器axi-hp接口，送往ddr3sdram中进行缓存；

步骤三：vdma视频传输通道从arm处理器的axi-hp端口读取ddr3sdram缓存中的数据，送往视频处理ip内核模块；

步骤四：使用vivadohls软件编写视频处理ip内核模块，对ddr3sdram缓存中的图像数据处理得到二次处理图像；所述图像数据处理包括对图像进行彩转灰阶、曲线校正、色彩增强的处理。

步骤五：将步骤四处理完成后的四路图像经过视频拼接ip内核模块进行拼接，拼接完成后输出一副图像；

步骤六：将步骤五拼接完成后的图像送往hdmi控制显示模块，hdmi控制显示模块控制hdmi显示器进行显示。

有益效果：本发明提供的一种基于zynq多路视频拼接系统，由于使用了zynq主处理器，sd卡，输入板卡，hdmi显示器。zynq主处理器包处理器系统和fpga，处理器系统和fpga通过高速的内部axi总线连接，极大的降低了硬件设计的复杂度，处理器系统包括arm处理器的ddr3控制器，arm处理器上载入linux操作系统提高触摸式人机交互，极大地增强了用户的体验，操作方便。fpga使用28nm的技术，极大的降低了系统的功耗，本系统采用软硬件协同处理的方法，软硬件皆可编程，arm处理器和fpga分担不同的处理任务，提高系统的处理效率，使得系统的通用性更好。

附图说明

图1为本发明基于zynq多路视频拼接系统架构框图。

图2为本系统控制方法流程图。

具体实施方式

下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完善的描述。所描述的实施例中并不是全部的实施例，仅是一部分实施例。基于本发明中实施例，普通工程人员在没有做出创造性劳动前提下所得到的其他实施例，都在本发明的保护范围之类。

如图1所示，基于zynq多路视频拼接系统主要包括：zynq主处理器、ddr3sdram、sd卡、hdmi显示器、输入板卡、触摸屏。本实施例中，zynq主处理器选用得是xilinx公司生产的xc7z020-1clg484-i，本实施例中，zynq主处理器包括：处理系器系统和fpga，所述处理器系统和fpga通过高速axi-interconnect总线连接。处理器系统包括arm处理器和ddr3控制器，四个axi-hp接口，四个axi-gp接口，axi-hp接口和axi-gp接口都与高速axi-interconnect总线连接，axi-hp接口用于提供直接存储器访问模式的高带宽数据通路，axi-gp接口用于实现arm处理器和fpga控制命令的传输。fpga包括八个vdma视频传输通道、视频处理ip内核模块、视频拼接ip内核模块、hdmi控制显示ip内核模块。

本实施例中，ddr3sdram通过ddr3控制器与arm处理器连接，ddr3控制器控制ddr3sdram存储输入板卡采集到视频数据，同时ddr3控制器通过axi-hp接口连接axi-interconnect总线，实现视频数据传输的vdma视频传输通道，加快数据传输速率，最高可达9.6gbps，所述ddr3sdram选用2片micron的mt41k256m16re-125ddr3内存，单片内存的大小是512mb数据接口是16bit。两片内存一起组成了32bit的数据接口，内存大小为1024mb。

本实施例中，所述sd卡与所述arm处理器连接，用于存储linux系统的启动文件。本实施例中，sd卡选用的是金士顿的16gb的sd卡，文件系统为fat32，存储linux系统的启动文件。

本实施例中，所述视频处理ip内核模块通过vdma视频传输通道与所述处理器系统连接，用于对ddr3sdram中缓存的视频数据依次进行灰度变换、缩放的处理。所述视频处理ip内核模块无需编写rtl的verilog代码，利用高级综合工具vivadohls软件，即可实现视频处理ip内核模块，便于系统的维护，提高系统的灵活性。

本实施例中，hdmi控制显示ip内核模块与hdmi显示器连接，控制hdmi显示器对拼接完成后的视频数据进行显示。

本实施例中，内核空间的软件包括：引导程序bootloader、linux内核与驱动、板级支持包与视频处理ip内核驱动，视频拼接ip内核的驱动，hdmi控制显示ip内核的驱动。

总之，本实施例中，构建了一个基于软硬件协同处理的基于zynq的软硬件协同设计的视频拼接器，按照软硬件结构设计灵活划分程序模块，充分发挥了zynq软硬件皆可编程的优势，应用片内的axi总线，提高数据的吞吐量，加快处理速度，实时处理能力，降低功耗。同时基于linux系统触摸式交互方式给用户更好的体验。

以上所述仅是本发明的优选实施方式，应当指出：对于本技术领域的普通技术人员来说，在不脱离本发明原理的前提下，还可以做出若干改进和润饰，这些改进和润饰也应视为本发明的保护范围。