一种兼容突发和连续数据的帧同步装置的制作方法

本发明涉及一种兼容突发和连续数据的帧同步装置，用于实现数字通信系统的帧同步，属于移动通信、卫星通信、遥感、侦查及无线中继领域。

背景技术：

帧同步是通信系统的重要环节。在现代数字通信系统中，为了提高传输效率，常常需要将若干路数字信号合并成一路高速数字信号，以便通过高速信道进行传输。实现此功能的设备称为数字复接系统，数字复接系统在发送端把低速数字信号合并为高速信号的同时，往往还要插入用于同步的帧同步码组，而在接收端，要把发送端数字信号中的帧同步码组检测出来并去除，然后才能分解为原来的支路数字信号，其中完成帧同步码组检出这一功能的单元称帧同步器。在合路数字信号中，帧同步码组能否被准确识别直接决定了能否正确的分接出各个支路信号。

实现帧同步的关键是把帧同步码组从一帧帧数据流中提取出来。在传统的数字通信系统中，通常采用串行的方式实现帧同步。在通信系统中经常有突发数据和连续数据两种模式，以往帧同步装置通常要么支持突发模式要么支持连续模式，只能通过装载两种模块来实现突发和连续数据的兼容接收处理，对资源和接口设计的要求都比较高。

技术实现要素：

本发明的技术解决问题是：克服现有技术的不足，提供一种兼容突发和连续数据的帧同步装置，不需要装载两种模块即可实现突发和连续数据的兼容接收处理。

本发明的技术解决方案是：一种兼容突发和连续数据的帧同步装置，包括移位寄存器、相关器、比较器、三态控制逻辑单元和数据输出模块；

移位寄存器：接收外部输入的数据，每个系统时钟将接收的数据右移1位，并在同一个系统时钟内将寄存的数据送入相关器和数据输出模块；

相关器：每个系统时钟内，计算来自移位寄存器的数据与设定的帧同步码组的相关值，输出给比较器；

比较器：每个系统时钟内，将接收到的相关值与设定的容错门限值进行比较，若相关值不大于容错门限值，则表示找到帧同步码组，若相关值大于容错门限值，则表示没有找到帧同步码组，比较器向三态控制逻辑单元输出是否找到帧同步码组的标志；

三态控制逻辑单元：接收比较器的输出结果，在突发模式下，根据比较器的输出结果在搜索态和锁定态中之间转换，在连续模式下，根据比较器的输出结果进行搜索态、校验态和锁定态间的转换；在锁定态下，向数据输出模块输出帧同步锁定标志和帧同步脉冲；

数据输出模块：接收移位寄存器送来的数据，当接收到帧同步锁定标志时，将帧同步码组的第1位数据整理到一帧数据的第1位，同时将帧同步脉冲与整理后的数据对齐，将整理后的数据和帧同步脉冲以及帧同步锁定标志输出给后端模块，实现帧同步。

所述三态控制逻辑单元在突发模式下，根据比较器的输出结果在搜索态和锁定态中之间转换的实现方式为：

(2.1)三态控制逻辑单元初始状态为搜索态；

(2.2)当接收到比较器输出的找到帧同步码组标志时，三态控制逻辑单元将状态转换为锁定态，向数据输出模块输出帧同步锁定标志和帧同步脉冲，进入步骤(2.3)；

(2.3)记录帧同步码组后第1位数据在一帧数据中的位置，记为关键位，根据关键位和帧长确定下次判断时刻，进入步骤(2.4)；

(2.4)在下次判断时刻，判断是否接收到比较器输出的找到帧同步码组标志，如果接收到，则维持锁定态，向数据输出模块输出帧同步锁定标志和帧同步脉冲，进入步骤(2.3)；否则，状态转换为搜索态，进入步骤(2.2)。

所述三态控制逻辑单元在连续模式下，根据比较器的输出结果进行搜索态、校验态和锁定态间转换的实现方式为：

(3.1)三态控制逻辑单元初始状态为搜索态；

(3.2)当接收到比较器输出的找到帧同步码组标志时，三态控制逻辑单元将状态转换为校验态，进入步骤(3.3)；

(3.3)记录帧同步码组后第1位数据在一帧数据中的位置，记为关键位；根据关键位和帧长确定下次判断时刻，进入步骤(3.4)；

(3.4)在下次判断时刻，判断是否接收到比较器输出的找到帧同步码组标志，如果接收到，则认为三态控制逻辑单元通过一次校验，如果没有接收到，则状态转换为搜索态，进入步骤(3.2)；当连续通过校验次数超过预先设定的阈值时，状态转换为锁定态，向数据输出模块输出帧同步锁定标志和帧同步脉冲，进入步骤(3.5)；

(3.5)将帧同步脉冲后的第1位数据记为关键位，根据关键位和帧长确定下次判断时刻，进入步骤(3.6)；

(3.6)在下次判断时刻，判断是否接收到比较器输出的找到帧同步码组标志，如果接收到，则维持锁定态，向数据输出模块输出帧同步锁定标志和帧同步脉冲，进入步骤(3.5)；否则，认为三态控制逻辑单元失锁，当连续失锁次数超过预先设定的阈值时，状态转换为搜索态，进入(3.2)。

所述步骤(2.3)、(3.3)和(3.5)中，根据关键位和帧长确定下次判断时刻的方法如下：

在关键位将帧长计数器置1，然后每经过一位，帧长计数器值加1，当帧长计数器的值累加到等于帧长时，其下一位数据即为下一帧数据的关键位，下一位数据到来的时刻即为下次判断时刻。

所述移位寄存器为k位，k＝l+1，l为最大帧同步码组长度。

所述相关器计算来自移位寄存器的数据与设定的帧同步码组相关值的方法为：

将来自移位寄存器的数据与设定的帧同步码组进行按位异或，将得到的异或结果进行逐位相加，即得到相关值。

与现有技术相比，本发明的优点是：

(1)本发明的帧同步装置不需要装载两种模块即可兼容突发和连续数据的帧同步，能够实现突发数据或者连续数据处理。

(2)本发明对帧长、帧同步码组长之间不作特定关系要求，具有通用性强、移植性好的特点。本发明可以通过上位机设置帧长、帧同步码组、帧同步码组长度、三态容错门限值以及校验阈值和失锁阈值，在同一个帧同步系统中能够实现不同帧长不同帧格式的数据帧同步，从而克服了以往帧同步装置通用性差的缺点。

(3)本发明采用通用化、模块化的思想进行设计，降低了电路设计的难度，并且该方法占用系统资源少，使帧同步系统具有很大的灵活性和可移植性。

附图说明

图1为本发明装置构成图；

图2为突发模式下的数据格式示意图；

图3为突发模式下的数据工作模式；

图4为连续模式下的数据格式示意图；

图5为连续模式下的数据工作模式。

具体实施方式

本发明提出提供一种兼容突发和连续数据的帧同步装置，能够兼容支持突发数据和连续数据处理，并且具有通用性和可移植性。

如图1所示，本发明帧同步装置包括移位寄存器、相关器、比较器、三态控制逻辑单元、控制模块和数据输出模块。

移位寄存器接收外部输入的数据，每个系统时钟将接收的数据右移1位，并在同一个系统时钟内将寄存的数据送入相关器和数据输出模块。移位寄存器为k位，k＝l+1，l为最大帧同步码组长度。

相关器在每个系统时钟内，将来自移位寄存器的数据与设定的帧同步码组进行按位异或，将得到的异或结果进行逐位相加，即得到相关值，输出给比较器。

比较器在每个系统时钟内，将接收到的相关值与设定的容错门限值进行比较，若相关值不大于容错门限值，则表示找到帧同步码组，若相关值大于容错门限值，则表示没有找到帧同步码组，比较器向三态控制逻辑单元输出是否找到帧同步码组的标志。

三态控制逻辑单元接收比较器的输出结果，在突发模式下，根据比较器的输出结果在搜索态和锁定态中之间转换，在连续模式下，根据比较器的输出结果进行搜索态、校验态和锁定态间的转换。

具体实现方式为：

三态控制逻辑单元在突发模式下，根据比较器的输出结果在搜索态和锁定态中之间转换的实现方式为：

(2.1)三态控制逻辑单元初始状态为搜索态，当接收到比较器输出的找到帧同步码组标志时，记录帧同步码组后第1位数据在一帧数据中的位置，记为关键位；

(2.2)根据关键位和帧长确定下次判断时刻，同时将状态转换为锁定态，向数据输出模块输出帧同步锁定标志和帧同步脉冲；

(2.3)在下次判断时刻，判断是否接收到比较器输出的找到帧同步码组标志，如果接收到，则维持锁定态，向数据输出模块输出帧同步锁定标志和帧同步脉冲；否则，状态转换为搜索态。不断重复上述步骤。

三态控制逻辑单元在连续模式下，根据比较器的输出结果进行搜索态、校验态和锁定态间转换的实现方式为：

(3.1)三态控制逻辑单元初始状态为搜索态，当接收到比较器输出的找到帧同步码组标志时，记录帧同步码组后第1位数据在一帧数据中的位置，记为关键位；

(3.2)根据关键位和帧长确定下次判断时刻，同时将状态转换为校验态；在下次判断时刻，判断是否接收到比较器输出的找到帧同步码组标志，如果接收到，则认为三态控制逻辑单元通过一次校验，如果没有接收到，则状态转换为搜索态；当连续通过校验次数超过预先设定的阈值时，状态转换为锁定态，向数据输出模块输出帧同步锁定标志和帧同步脉冲；

(3.3)在锁定态下，在下次判断时刻，判断是否接收到比较器输出的找到帧同步码组标志，如果接收到，则维持锁定态，向数据输出模块输出帧同步锁定标志和帧同步脉冲；否则，认为三态控制逻辑单元失锁，当连续失锁次数超过预先设定的阈值时，状态转换为搜索态。不断重复上述步骤。

根据关键位和帧长确定下次判断时刻的方法如下：

在关键位将帧长计数器置1，然后每经过一位，帧长计数器值加1，当帧长计数器的值累加到等于帧长时，其下一位数据即为下一帧数据的关键位，下一位数据到来的时刻即为下次判断时刻。

对于突发数据，帧与帧之间的数据是不连续的，假设帧长为128bit，其中帧同步码组长度为32bit，其数据格式如图2所示。

如图3所示，在突发模式下，三态控制逻辑单元首先处于搜索态，在32bit帧同步码组数据都流入到移位寄存器后，比较器将输出找到帧同步码组的标志，三态控制逻辑单元进入锁定态，并将帧同步脉冲后的第一位定为关键位，帧长计数器置1，然后每经过1位，帧长计数器值加1，直至累加到128(帧长度)，则下1位数据到来时刻为判断时刻。由于是突发数据，如果此时得不到找到帧同步码组的标志，将会判断为失锁，三态控制逻辑单元进入搜索态，如果接收到，则维持锁定态，向数据输出模块输出帧同步锁定标志和帧同步脉冲。不断重复上述步骤。突发模式下的数据工作模式如图3所示。

连续模式下，帧与帧之间的数据是连续的，假设帧长为1024bit，其中帧同步码组长度为64bit，则其数据格式如图4所示。

如图5所示，在连续模式下，三态控制逻辑首先处于搜索态，在64bit帧同步码组数据都流入到移位寄存器后，比较器将输出找到帧同步码组标志，三态控制逻辑进入校验态，并将帧同步脉冲后的第一位定为关键位，帧长计数器置1，然后每经过1位，帧长计数器值加1，直至累加到1024(帧长度)，则下1位数据到来时刻为判断时刻，在此时刻判断比较器是否输出找到帧同步码组标志，若有找到帧同步码组标志，则认为三态控制逻辑单元通过一次校验，如果没有接收到，则状态转换为搜索态。当连续通过校验次数超过预先设定的阈值时，状态转换为锁定态，在锁定态，输出帧同步脉冲和帧同步锁定标志，并将帧同步脉冲后的第一位定为关键位，帧长计数器置1，然后每经过1位，帧长计数器值加1，直至累加到1024(帧长度)，则下1位数据到来时刻为判断时刻，在此时刻判断比较器是否输出找到帧同步码组标志，若有找到帧同步码组标志，则保持锁定态，并将帧长计数器置1，重新开始计算下次判断时刻；若没有接收到帧同步码组标志，认为三态控制逻辑单元失锁，当连续失锁次数超过预先设定的阈值时，状态转换为搜索态，重复上述步骤。

数据输出模块接收移位寄存器送来的数据，当接收到帧同步锁定标志时，将帧同步码组的第1位数据整理到一帧数据的第1位，同时将帧同步脉冲与整理后的数据对齐，将整理后的数据和帧同步脉冲以及帧同步锁定标志输出给后端模块，实现帧同步。将本发明装置装载到航天遥测遥控系统中，结果表明，本发明装置既能实现连续遥测数据的接收，又能实现突发的遥控数据接收，说明本发明能够很好的兼容突发和连续数据。

本发明说明书中未作详细描述的内容属本领域技术人员的公知技术。