本发明涉及分散式网络的时间同步，其使用用于网络化测量及控制系统的精密时钟同步协议的标准。
背景技术：
本文所论述的示范标准之一为由IEEE 1588-1008描述的精密时间协议(PTP)，为同步供分散式网络的节点通讯用的实时时钟的基础。此类协议使用诸如网络通讯、本地运算及分散物件之类的技术使得测量及控制系统的时钟有可能准确及精密地同步。IEEE 1588为在网络上通过交换封包来提供同步的协议。硬件实现的目标是高精密度。设计实现全部IEEE 1588的硬件相当复杂。
PTP可应用于用支援多播信息接发的局域网来通讯的系统，包括乙太网计算机联网技术。PTP经设计成可用于超越用网络时间协议(NTP)能得到的准确度的局域网，网络时间协议(NTP)只达到一毫秒至数十毫秒的准确度。
IEEE 1588-1008致能各式各样的系统，其包括有各种内在精密度、解像度及稳定性的时钟以与主方时钟(master clock)同步。在最少网络及本地时钟运算资源下，IEEE 1588-1008也支援在次微秒范围内的系统级同步准确度。IEEE 1588-1008适用于在各个同步节点无法负担GPS接收器的成本或无法取得GPS信号的应用系统。
需要准确地计时及同步的测量及控制应用越来越多运用分散技术，例如网络通讯、本地运算、以及分散物件。许多这些应用的增强是藉由在各个感测器、致动器或其他系统装置中的分散本地时钟来实现时间的准确及精密系统级测量。改善系统中这些分散本地时钟的准确度及精密细致度(最小可见时间长度)为活跃的研究领域。
技术实现要素：
一种示范时戳同步单元除其他组件以外还包括：一处理器，其内部电气连接至各种元件，包括一时钟连线、一时戳单元连线、一时间协议解码器等等。该时钟连线连接至一外部时钟信号控制单元，以及接收来自该外部时钟信号控制单元的一时钟信号。该时戳单元连线连接至一外部时戳单元，以及该时间协议解码器连接至传输媒介(例如，乙太网媒介)。
当一时间协议信息正在该传输媒介上传输时，该时间协议解码器解码该时间协议信息。该时间协议解码器通过一实体层连接至该传输媒介。该实体层包括一加扰器(scrambler)/解扰器(descramber)，以及该时间协议解码器解码在该加扰器/解扰器的输出中的该时间协议信息。
该处理器也藉由匹配该时间协议信息中的数个模式与数个已知起始帧定界符模式来识别该时间协议信息的一起始帧定界符。该实体层包括一串行器/解串器，以及该处理器识别在该串行器/解串器的输出中的该起始帧定界符。
该处理器在识别该起始帧定界符时于藉由参考该时钟信号识别该起始帧定界符时撷取一时钟时间。该处理器通过该时钟时间针对已知时间滞后(time latency)的调整来完成该时钟时间的补偿。该已知时间滞后包括该串行器/解串器的位偏差(bit offset)加上由穿越该时戳同步单元造成的滞后的和。该处理器通过该时戳单元连线输出经补偿的时钟时间作为一时戳至该时戳单元。
该时戳单元连接至一媒介存取控制装置。该媒介存取控制装置提供该时间协议信息给该时戳单元，以及在输出该时戳作为自己的时戳前，该时戳单元等待直到该处理器输出该时戳。
本文的一种时戳同步系统使用在各种主方及从方位置的前述时戳同步单元。具体言之，这些系统除其他组件以外还包括：一主方节点时戳同步单元，其电气连接至：传输媒介；产生一主方节点时钟信号的一主方节点时钟信号控制单元；一主方节点时戳单元等等。该从方节点时戳同步单元中的每一者同样电气连接至：该传输媒介；产生一从方节点时钟信号的一从方节点时钟信号控制单元；一从方节点时戳单元等等。
该主方节点时戳同步单元藉由匹配该时间协议信息中的数个模式与数个已知起始帧定界符模式来识别在该传输媒介上的一时间协议信息的一主方节点起始帧定界符。该从方节点时戳同步单元藉由匹配该时间协议信息中的该模式与该已知起始帧定界符模式来识别在该传输媒介上的该时间协议信息的一从方节点起始帧定界符。
该主方节点时戳同步单元在识别该主方节点起始帧定界符时，于藉由参考该主方节点时钟信号识别该主方节点起始帧定界符时撷取一主方节点时钟时间。该从方节点时戳同步单元同样在识别该从方节点起始帧定界符时，于藉由参考该从方节点时钟信号识别该从方节点起始帧定界符时撷取一从方节点时钟时间。
更特别的是，该主方节点时戳同步单元及该从方节点时戳同步单元通过一实体层连接至该传输媒介。该实体层包括一加扰器/解扰器，以及该时间协议解码器解码在该加扰器/解扰器的输出中的该时间协议信息。该实体层更包括一串行器/解串器，以及该时戳同步单元识别在该串行器/解串器的输出中的该起始帧定界符。
该主方节点时戳同步单元通过该主方节点时钟时间针对已知时间滞后的调整来完成该主方节点时钟时间的补偿，以及该从方节点时戳同步单元同样通过该从方节点时钟时间针对该已知时间滞后的调整来完成该从方节点时钟时间的补偿。此“已知时间滞后”为该串行器/解串器的位偏差加上由穿越该同步单元造成的滞后的和。
该主方节点时戳同步单元输出该主方节点时钟时间作为一主方节点时戳至该主方节点时戳单元。同样，该从方节点时戳同步单元输出该从方节点时钟时间作为一从方节点时戳至该从方节点时戳单元。
该主方节点时戳同步单元连接至一主方节点媒介存取控制装置106。该从方节点时戳同步单元也连接至一从方节点媒介存取控制装置。该主方节点媒介存取控制装置106提供该时间协议信息给该主方节点时戳单元。该从方节点媒介存取控制装置提供该时间协议信息给该从方节点时戳单元。在输出该时戳作为自己的时戳前，该主方节点时戳单元等待直到该主方节点时戳同步单元输出该时戳。在输出该时戳作为自己的时戳前，该从方节点时戳单元同样等待直到该从方节点时戳同步单元输出该时戳。
本文的各种示范方法使用一时戳同步单元的一时间协议解码器侦测正在一传输媒介上传输的一时间协议信息。该时间协议解码器通过一实体层连接至该传输媒介，以及该实体层包括一加扰器/解扰器。本文的该方法侦测该时间协议信息在该加扰器/解扰器的输出中。再者，这些方法使用该时戳同步单元的一时钟连线接收来自一外部时钟信号控制单元的一时钟信号。
因此，该方法可藉由匹配该时间协议信息中的数个模式与数个已知起始帧定界符模式来识别该时间协议信息的一起始帧定界符(例如，使用该时戳同步单元的一处理器)。该实体层包括一串行器/解串器，以及这些方法识别在该串行器/解串器的输出上的该起始帧定界符。
另外，这些方法使用该处理器在识别该起始帧定界符时撷取一“时钟时间”(例如，在识别该起始帧定界符的处理期间藉由参考该时钟信号)。
另外，该方法使用该处理器通过该时钟时间针对已知时间滞后的调整来完成该时钟时间的补偿。此已知时间滞后包括该串行器/解串器的位偏差加上由穿越该同步单元造成的滞后的和。这允许本文的该方法从该时戳同步单元输出经补偿的时钟时间至一时戳单元作为一时戳。
此外，该时戳单元连接至一媒介存取控制装置，以及该媒介存取控制装置提供该时间协议信息给该时戳单元。用本文的方法，在输出该时戳作为自己的时戳前，该时戳单元等待直到该处理器输出该时戳。
附图说明
由以下参考未必按比例绘制的附图的详细说明可更加明白本发明，且其中：
图1及图2示意图示有主方、从方节点的网络；
图3示意图示图1及图2的网络的一部份；
图4示意图示根据本文的装置、系统及方法的信号处理；
图5示意图示图1及图2的网络的一部份；
图6示意图示根据本文的装置、系统及方法的信号处理；
图7A至图8的流程图图示根据本文的装置、系统及方法的处理；以及
图9示意图示用于实现揭示于本文的具体实施例的代表性硬件环境。
具体实施方式
在此参考附图详细揭示数个具体实施例。应了解，所揭示的具体实施例仅图解说明数种可能具体实施例且可采用不同的形式。此外，结合各种具体实施例给出的每个实施例旨在图解说明而非限制。此外，附图不一定按比例绘制，有些附图被夸大以显示特定组件的细节。因此，揭示于本文的具体结构及功能性细节不应被解释成具有限定性，反而只是作为用来教导熟谙此艺者以各种方式使用该具体实施例的代表性基础。另外，尽管在此讨论一个特定标准协议(IEEE 1588)，然而本领域技术人员明白在此所讨论的方法及装置可应用于利用时戳的所有相关标准及协议。
本专利说明书中提到的“一具体实施例”、“具体实施例”、“示范具体实施例”等等表示所描述的具体实施例可包括特定特征、结构或特性，但是每一个具体实施例不一定包括该特定特征、结构或特性。此外，此类短语不一定指称同一个具体实施例。此外，当描述与一具体实施例有关的特定特征、结构或特性时，吾等认为，在熟谙此艺者的知识内，可影响与其他具体实施例有关的特征、结构或特性，无论是否有明确的描述。
如上述，改善分散于网络中的本地时钟的准确度及精密细致度为活跃的研究领域。在精密时间协议(PTP)下，主方时钟用来使网络的其他时钟同步，亦即，从方时钟(slave clock)。PTP信息在主方时钟与其他本地从方时钟之间交换，以使本地从方时钟与主方时钟同步，亦即，主方时间(master time)。交换的PTP信息可包括：由主方时钟传输主方时间至从方时钟的Sync信息与视需要Follow_Up信息；在从方时钟接收Sync信息后由从方时钟传输至主方时钟的Delay_req信息；以及在主方时钟接收Delay-req信息后由主方时钟传输至从方时钟的Delay_resp信息。若假设由主方时钟至从方时钟的传输延迟等于由从方时钟至主方时钟的传输延迟，亦即，主方时钟与从方时钟之间的传输延迟对称，这个信息交换允许计算主方时钟与从方时钟的偏差，以及主方时钟与从方时钟之间的传输延迟。
图1的方块图图示使用开放系统互连(OSI)概念模型实施IEEE 1588的PTP的习知网络100，开放系统互连(OSI)概念模型系特征化及标准化分散系统的通讯功能而不考虑底下的内部结构及技术。乙太网单行道协议1G/10G/25G/50G/100G中的任一可由具通讯功能的主方侧(master side)及从方侧(slave side)的实体层112实施。
在PTP信息中，会有数据封包向下流动通过传输(TX)路径的诸层，横越传输媒介以及向上通过接收器(RX)路径的诸层。在图中，主方侧用附图标记102以及从方侧用附图标记104标识。例如，由连接至主方的时钟控制118的应用层103或时戳单元(TSU)115提供PTP资讯给在传输(TX)路径中的媒介存取控制(MAC)层106。图1另外图示在主方、从方节点102、104中的传送层(UDP)107、157与网络层(IP)108、158。MAC层106向与时钟控制118正在通讯的时戳单元(TSU)115报告PTP资讯，产生主方的时戳。在传输(TX)路径中，主方的时戳并入PTP信息且由MAC层106传输到在媒介独立介面(MII)109的实体层112。然后，实体层112以其乙太网协议(IPs)实体层通过传输媒介130(例如，铜线、光纤或无线电波)传输包含有主方时戳的PTP信息的乙太网帧(Ethernet frame)至从方侧。在接收器(RX)路径中，包含于由分散式网络传输至从方侧应用层153的乙太网帧中的PTP信息由从方侧的实体层112以其乙太网IPs实体层接收且向上送到在媒介独立介面(MII)159的从方侧的MAC层156，在此向正与从方侧的时钟控制168通讯的从方侧的TSU 165报告收到PTP信息，产生从方侧的时戳。然后，被从方的MAC层156接收的分散式网络节点的时戳与由从方的TSU165产生的从方侧的时戳用来促进分散式网络节点的时钟控制168和主方侧的时钟控制118的时钟同步，这是根据精密时间协议(PTP)。
在实施上述PTP的情况下，不撷取在传输路径(TX)或者是接收器路径(RX)中的PTP信息穿越实体层所花费的任何时间，因为只在媒介独立介面(109，159)用MAC层(106，156)时钟撷取时戳而且不包括PTP信息以其乙太网IPs穿越实体层112的滞后。此外，PTP信息穿越在传输(TX)及接收器(RX)路径两者中的实体层112的滞后是变动的，这进一步造成问题。
例如，穿越实体层112的PTP信息的传输路径(TX)可能需要乙太网IPs，例如，将来自媒介独立介面(109，159)的8个八位组(64个位)编码成由实体编码子层(PCS)使用的单一66位区块；进一步转码该66位区块用于前向错误修正(FEC)；在PCS中加扰该经编码的66位区块；用实体媒介附接子层(PMA)的变速箱，将由PCS使用有66位宽度的信号转换成由实体媒介相依子层(PMD)的多个串行器/解串器(SerDes)使用的较小位宽度；用变速箱，将66位区块分发到多个SerDes；以及用变速箱，插入用于SerDes传输的对准标记。
例如，在接收器(RX)路径接收PTP信息期间可能需要：解码来自变速箱的66位区块，或在FEC区块的FEC转码及错误修正后，在PCS中将区块解码成8个八位组；在PCS中解扰该加扰编码66位区块；以及用PMA的变速箱，重新排序从PMD的SerDes收到的66位区块以及移除对准标记。由在传输(TX)及接收器(RX)路径两者中的实体层乙太网IPs处理的PTP信息的滞后变动性使得时戳撷取有一纳秒或更小的准确度及精密度不可能。
图2图示在实施乙太网IPs的分散式网络中各自连接至主方侧及从方侧的实体层112、时戳单元(TSU)115、165及时钟控制118、168的高准确度时戳辅助(HATA)装置221、271。HATA装置221、271在此有时被称为“时戳同步单元”且提供一种方法用于撷取在传输及接收器路径两者上的PTP信息的离开及到达时间，其包括以其乙太网IPs穿越实体层112的时间，以在网络化测量及控制系统的精密时钟同步协议的IEEE标准(亦即，IEEE 1588-1008)下达成纳秒准确度及精密度。
就示范具体实施例的分散式网络的节点的主方侧102传输而言，HATA装置221处理从TSU 115或其他应用区块到达MAC层106的PTP资讯。然后，MAC层106向TSU 115报告PTP信息。TSU 115等待以从HATA装置221取得用于PTP信息的时戳。在此同时，HATA装置221用包含在HATA装置221内的SFD模式侦测器侦测穿越实体层112的PTP信息的加扰起始帧定界符(SFD)模式。就在外部传输媒介130上传输前，HATA装置221从实体层112撷取PTP信息的加扰SFD位模式的离开时间，以及产生撷取离开时间的时戳。然后，将HATA产生的时戳，其对应至撷取的离开时间，传输至TSU 115供处理该PTP信息，以及随后在传输媒介130上传输。
图2，也图示为了被从方侧104接收，高准确度时戳辅助(HATA)装置271持续搜寻来自传输媒介130的加扰起始帧定界符(SFD)位模式。MAC层156向时戳单元(TSU)165报告接收PTP信息。TSU 165等待以取得来自HATA装置271的时戳。相对于存入FIFO内存区块530、持续被接收的数据，即RX_HSS_DATA_IN，HATA装置271宣告(assert)前向错误修正信号，即FEC_CONFIG_STS，以估计接收SFD模式对于实体层112的滞后。就在在实体层112的SerDes介面接收加扰SFD位模式后，HATA装置271撷取加扰SFD位模式的到达时间，以及产生撷取到达时间的时戳。然后，HATA产生的时戳，其对应至撷取到达时间，传输到TSU 165以促进通讯装置的主方侧与从方侧之间的时钟同步。
图3更详细地图示包括高准确度时戳辅助(HATA)装置221、乙太网组件340、时戳单元(TSU)360、系统计时器380、前向错误修正(FEC)子层347等等的本发明具体实施例的示范传输(TX)路径300。MAC层342的PTP侦测器343侦测TX路径中的PTP信息的到达以及发信号给连接至系统计时器380的TSU 360。搁置由TSU 360产生的时戳直到收到来自HATA装置221的时戳补偿。HATA装置221包括PTP信息侦测器324，其侦测来自实体层的乙太网组件342的实体编码子层(PCS)的加扰器345的起始帧定界符(SFD)模式，亦即32'h55_55_55_D5，以及PTP信息的乙太网TYPE，16'h88_F7。然后，向HATA装置221的SFD模式侦测器328报告该加扰SFD位模式。SFD模式侦测器328搜寻来自乙太网组件340的串行器/解串器(SerDes)介面349的数据流的加扰SFD位模式，亦即，就在外部传输媒介上传输前，撷取加扰SFD位模式被SFD模式侦测器328侦测的时间，以及发信号给连接至系统计时器380的时戳单元360。然后，在乙太网IP在实体层中处理后，侦测加扰SFD位模式的撷取时间用来补偿在传输(TX)路径中的PTP信息的离开时间。
由于SFD位模式的起始位(start bit)可能出现在SerDes介面的任何位位置，使用32位比较区块由SFD模式侦测器328找到SFD的起始位置。一旦SFD位模式被侦测，向TSU 360宣告该SFD位模式侦测。同步器可用来将此宣告转变成由系统计时器380提供给TSU 360的系统时钟域(system clock domain)，因为系统计时器380可能与SerDes时钟域不同步。
图4的示范具体实施例图示在高准确度时戳辅助(HATA)装置221、乙太网组件340、时戳单元(TSU)360及系统计时器380之间的传输(TX)路径中的信号流400。接收自编码器344介面的编码PTP数据，TX_HSS_DATA_IN 405，存入数据缓存且并行比较SCRAMBLED_SFD_PMA410与IS_PTP_MESSAGE_PMA 415，以便宣告各自在乙太网组件340的实体媒介附接(PMA)子层中的离开时间撷取(departure time capture)420与起始帧定界符(SFD)偏差，亦即，sfd_offset 425。一旦SFD指示被宣告，同步器可用来将时戳撷取指示420转变成系统时钟域，SYS_TIMER_PS 430，在此SYS_TIMER_PS 430为根据IEEE 1588-1008的40位宽度自由运行皮秒计时器。由sfd_offset 425造成相对于TX_HSS_DATA IN 405的时滞(time skew)可由连接至PMA_CLK_PERIOD 435的位偏差补偿提供。由同步时戳撷取指示420造成的时滞可用接收来自SYS_TIMER_PS 430的输入的皮秒(PS)撷取及补偿补偿。最后，由穿越HATA装置340造成的滞后可用由HATA装置340经由CAPTURED_TS_PS 440及CAPTURED_TS_VALID 445信号传输至时戳单元360的最终补偿及时戳报告补偿。
图5更详细地图示本文的具体实施例的示范接收器(RX)路径500，其包括高准确度时戳辅助(HATA)装置271、乙太网组件540、时戳单元(TSU)560及系统计时器580。HATA装置271持续搜寻从外部传输媒介到达SerDes介面549的加扰SFD位模式。为了尽快地侦测加扰SFD位模式，被SerDes介面接收的数据封包写到FIFO内存530。搜寻加扰SFD位模式的FIFO输入项(FIFO entry)可基于穿越实体层的乙太网IPs540的估计滞后。由于PTP信息的加扰SFD位模式的起始位可能出现在SerDes介面的任何位位置，因此使用32位比较区块藉由SFD模式侦测器528(它可与图3的SFD模式侦测器328相同)读取每一个FIFO输入项530来找出加扰SFD位模式的起始位置。时间补偿的达成藉由判定以下FIFO指标之间的差异：用于读取FIFO内存530中的FIFO输入项者，其包含该加扰SFD位模式以及就在从外部传输媒介穿越SerDes介面549后对应至PTP信息的到达时间；以及用于将此FIFO输入项写到SFD模式侦测器528者，其对应至穿越SerDes介面549所需时间。
图6的示范具体实施例图示在乙太网组件540、高准确度时戳辅助(HATA)装置271、时戳单元(TSU)560及系统计时器580之间的接收器(RX)路径中的信号流600。为了尽快在给HATA装置的接收器数据信号RX_HSS_DATA_IN 610中找到PTP信息的SFD模式，FIFO控制区块620用来自用于前向错误修正(FEC)547的乙太网协议的输入信号，FEC_CONFIG_STS 630估计对于实体层的滞后。由于用于PTP信息的SFD模式的起始位可能出现在SerDes介面549的任何位位置，使用32位比较器，亦即，SFD模式侦测器528，从FIFO内存640的每一个FIFO输入项侦测SFD的起始位置。一旦侦测到SFD，FIFO补偿单元650使用以下两者之间的时间差异：包含SFD的FIFO输入项至FIFO内存640的写入660以及包含SFD的FIFO输入项对SFD模式侦测器528的读取670，以在实体层的乙太网协议中，计算SFD需要多少个由PMA_CLK_Period 675提供的时钟周期以穿越SerDes介面549到前向错误修正的乙太网协议区块。由sfd_offset造成相对于RX_HSS_DATA IN610的时滞可由连接至PMA_CLK_PERIOD 675的位偏差补偿提供。由同步时戳撷取指示680造成的时滞可用接收来自SYS_TIMER_PS 685的输入的皮秒(PS)撷取及补偿补偿。最后，由穿越HATA装置271造成的滞后可用由HATA装置271经由CAPTURED_TS_PS 690及CAPTURED_TS_VALID 695信号传输至时戳单元560的最终补偿及时戳报告补偿。
因此，如前文提及的附图所示，示范时戳同步单元221、271除其他组件以外还包括处理器326、526，其内部电气连接至各种元件，包括时钟连线330、530，时戳单元连线332、532，时间协议解码器324、524等等。注意在此图中，有些接线不予图示以免混淆。时钟连线330、530连接至外部时钟信号控制单元380，以及接收来自外部时钟信号控制单元380的时钟信号。时戳单元连线332、532连接至外部时戳单元360、560，以及时间协议解码器324、524连接至传输媒介(例如，乙太网媒介等等)130。
如图示，时间协议解码器324、524通过实体层112连接至传输媒介130。当时间协议信息正在传输媒介130上传输时，时间协议解码器324、524解码该时间协议信息。实体层112包括编码器544，加扰器/解扰器345、545，以及时间协议解码器324、524解码在加扰器/解扰器345、545的输出中的该时间协议信息。
处理器326、526也藉由匹配该时间协议信息中的数个模式与数个已知起始帧定界符模式来识别该时间协议信息的起始帧定界符。实体层112包括串行器/解串器349、549，以及处理器326、526识别在串行器/解串器349、549的输出中的该起始帧定界符。
处理器326、526在识别该起始帧定界符于藉由参考该时钟信号识别该起始帧定界符时撷取一时钟时间。处理器326、526通过该时钟时间针对已知时间滞后的调整来完成该时钟时间的补偿。此已知时间滞后为串行器/解串器349、549的位偏差加上由穿越时戳同步单元221造成的滞后的和。处理器326、526通过时戳单元360、560连线输出经补偿的时钟时间作为一时戳至时戳单元360、560。
时戳单元360、560连接至一媒介存取控制装置。该媒介存取控制装置提供该时间协议信息给该时戳单元360、560，以及在输出该时戳作为自己的时戳前，时戳单元360、560等待直到处理器326、526输出该时戳。
另外，本发明时戳同步系统使用在不同主方102及从方104位置的时戳同步单元221、271。具体言之，这些系统除其他组件以外包括：主方节点时戳同步单元221，其电气连接至：传输媒介130；产生一主方节点时钟信号的主方节点时钟信号控制单元118；一主方节点时戳单元115等等。从方节点时戳同步单元221中的每一者同样电气连接至：传输媒介130；产生一从方节点时钟信号的一从方节点时钟信号控制单元168；一从方节点时戳单元165等等。
主方节点时戳同步单元221藉由匹配该时间协议信息中的数个模式与数个已知起始帧定界符模式来识别在传输媒介130上的一时间协议信息的一主方节点起始帧定界符。从方节点时戳同步单元221藉由匹配该时间协议信息中的该模式与该已知起始帧定界符模式来识别在传输媒介130上的该时间协议信息的一从方节点起始帧定界符。
主方节点时戳同步单元221在识别该主方节点起始帧定界符时，于藉由参考该主方节点时钟信号识别该主方节点起始帧定界符时撷取一主方节点时钟时间。从方节点时戳同步单元271同样在识别该从方节点起始帧定界符时，于藉由参考该从方节点时钟信号识别该从方节点起始帧定界符时撷取一从方节点时钟时间。
更特别的是，主方节点时戳同步单元221及从方节点时戳同步单元271通过实体层112连接至传输媒介130。实体层112包括加扰器/解扰器345、545，以及时间协议解码器324、524解码在加扰器/解扰器345、545的输出中的该时间协议信息。实体层112更包括串行器/解串器349、549，以及时戳同步单元221、271识别在串行器/解串器349、549的输出中的该起始帧定界符。
主方节点时戳同步单元221通过该主方节点时钟时间针对已知时间滞后的调整来完成该主方节点时钟时间的补偿，以及从方节点时戳同步单元271同样通过该从方节点时钟时间针对该已知时间滞后的调整来完成该从方节点时钟时间的补偿。此“已知时间滞后”为串行器/解串器349、549的位偏差加上由穿越该同步单元造成的滞后221、271的和且可用经验找到。
主方节点时戳同步单元221输出该主方节点时钟时间作为一主方节点时戳至主方节点时戳单元115。同样，从方节点时戳同步单元271输出该从方节点时钟时间作为一从方节点时戳至从方节点时戳单元165。
主方节点时戳同步单元221连接至一主方节点媒介存取控制装置106。从方节点时戳同步单元271也连接至从方节点媒介存取控制装置156。主方节点媒介存取控制装置106提供该时间协议信息给该主方节点时戳单元115。从方节点媒介存取控制装置156提供该时间协议信息给该从方节点时戳单元165。在输出该时戳作为自己的时戳前，主方节点时戳单元115等待直到主方节点时戳同步单元221输出该时戳。在输出该时戳作为自己的时戳前，从方节点时戳单元165同样等待直到从方节点时戳同步单元271输出该时戳。
图7A至图8图示在传输路径(图7A)及接收路径(图7B)中使用精密时间协议(PTP)信息的起始帧定界符(SFD)产生时戳的方法。
在图示于图7A的传输路径(TX)中，时戳单元(TSU)或其他应用区块建立精密时间协议(PTP)信息且送到乙太网因特网协议(IPs)，如项目705所示。接下来，如项目710所示，媒介存取控制(MAC)装置向该TSU报告该PTP信息有需要的资讯。然后，该TSU等待以取得来自高准确度时戳辅助(HATA)装置的时戳，如项目715所示。在项目720中，该HATA装置侦测起始帧定界符(SFD)模式，以及使用该SFD产生时戳。在项目725中，该TSU接收来自该HATA装置的时戳且处理该时戳。
在图示于图7B的接收路径(RX)中，该HATA装置侦测SFD模式，如项目730所示。如项目735所示，该MAC装置向TSU报告PTP信息有需要的资讯。在此时，该TSU等待以取得来自HATA装置的时戳，如项目740所示。在项目745中，该HATA装置侦测SFD模式，以及使用该SFD产生时戳。在项目750中，该TSU接收来自HATA装置的时戳且处理该时戳。
由于HATA装置271在SerDes介面549取得PTP信息的加扰SFD位模式的到达时间，可忽略产生时戳的大部份时间不确定性，包括MAC层542及乙太网IPs的时间不确定性，其由前向错误修正547、解扰器545及解码协议组成。其余时间不确定性来自时钟域交叉的时戳指示，CAPTURED_TS_PS 440或690。此信号用来指示时戳产生且可用系统时钟域中的逻辑产生，因此为了使用系统时钟取样CAPTURED_TS_PS 440或690，可导入至多一个周期的SYS_CLK延迟。就此情形而言，该HATA装置可减去二分之一个SYS_CLK周期以补偿该取样延迟。假设1GHz系统时钟从SerDes时钟域取样时戳指示信号，则最大取样延迟为一纳秒，在用二分之一个SYS_CLK周期补偿后，取样延迟为0.5纳秒。考虑到在TX及RX路径两者上的取样延迟，往返取样延迟可低到一纳秒。
示范具体实施例可为通讯装置及/或用于同步网络中的时钟的方法。因此，如图8的流程图所示，本文的通用方法在项目800使用一时戳同步单元的一时间协议解码器侦测一时间协议信息正在一传输媒介上传输。该时间协议解码器通过一实体层连接至该传输媒介，以及该实体层包括一加扰器/解扰器。本文的方法在项目802侦测该时间协议信息在该加扰器/解扰器的输出中。再者，这些方法在项目804使用该时戳同步单元的一时钟连线接收来自一外部时钟信号控制单元的一时钟信号。
如项目806所示，该方法可藉由匹配该时间协议信息中的数个模式与数个已知起始帧定界符模式来识别该时间协议信息的一起始帧定界符(例如，使用该时戳同步单元的一处理器)。该实体层包括一串行器/解串器，以及这些方法在项目806识别在该串行器/解串器的输出上的该起始帧定界符。另外，这些方法在项目808使用该处理器在识别起始帧定界符时撷取一“时钟时间”(例如，藉由在识别该起始帧定界符的处理期间参考该时钟信号)。
如项目810所示，该方法使用该处理器通过该时钟时间针对已知时间滞后的调整来完成该时钟时间的补偿。使用于项目810的已知时间滞后为该串行器/解串器的位偏差加上由穿越该同步单元造成的滞后的和。这允许本文的方法在项目812从该时戳同步单元输出经补偿的时钟时间至一时戳单元作为一时戳。此外，该时戳单元连接至一媒介存取控制装置，以及该媒介存取控制装置提供该时间协议信息给该时戳单元。用本文的方法，该时戳单元在项目814于输出该时戳作为自己的时戳前，在项目812等待直到该时戳同步单元输出该时戳。
用于实施上述系统、方法及计算机程序产品的代表性硬件环境(亦即，计算机系统)图示于图9。此示意图根据本文的具体实施例图示资讯处理/计算机系统的硬件组态。该系统包含至少一处理器或中央处理单元(CPU)900。CPU 900经由系统总线902互连至各种装置，例如随机存取内存(RAM)904、唯读内存(ROM)906、以及输入/输出(I/O)配接器908。I/O配接器908可连接至周边装置，例如磁碟机910及磁带机912、或该系统可读取的其他程序储存装置。该系统可读取在程序储存装置上的本发明指令以及遵循该指令以执行本发明具体实施例的方法。该系统更包括使用者介面配接器918，其使键盘914、滑鼠916、扬声器920、麦克风922及/或其他使用者介面装置，例如触控萤幕装置(未图示)连接至总线902以收集使用者输入。另外，例如，通讯配接器924使总线902连接至数据处理网络926，以及显示器配接器928使总线902连接至可体现为输出装置的显示装置930，例如监视器、列表机或传送器。
附图中的流程图及方块图图示根据各种具体实施例的装置及方法的可能实作的架构、机能及操作。在这点上，流程图或方块图的各个区块可为指令的模块、线段或部份，其包括一或更多可执行指令用于实施特定逻辑功能(或数个)。在一些替代实施中，备注于区块的功能可不按备注于附图的顺序。例如，图中依次显示的两个区域事实上可实质同时地执行，或取决于涉及的机能，该区域有时可以相反的顺序执行。也应注意，方块图及/或流程图的各个区块，以及方块图及/或流程图的区块组合可用基于硬件的专用系统实施，其执行特定功能或动作或贯彻特定目的硬件与计算机指令的组合。
用于本文的术语是只为了要描述特定实施例而非旨在限制上述事项。如本文所使用的，英文单数形式“a”、“an”和“the”旨在也包括复数形式，除非上下文中另有明确指示。
除了图示该具体实施例在不同阶段的方法及机能以外，各图也全部或部份地图示用一或更多装置及结构实施的方法的逻辑。此类装置及结构经组配成(亦即，包括经连接成使得能够完成处理的一或更多组件，例如电阻器、电容器、晶体管及其类似者)可实施将一或更多非事务型存储器(non-transactional store)及一或更多特殊线程事务型存储器(thread-specific transactional store)在存储缓存的存储缓冲区中合并成一或更多缓存线模版的方法。换言之，可建立经组配成可实施在此参考附图及对应说明所描述的方法及处理的一或更多计算机硬件装置。
已提出各种具体实施例的描述是为了图解说明而非旨在穷尽或限定于所揭示的具体实施例。本技艺一般技术人员明白有许多修改及变体而不脱离所述具体实施例的精神及范畴。使用于本文的术语经选择及描述成可最佳地解释具体实施例的原理及其实际应用或优于在市场上可找到之技术的技术改良，或使得本技艺的其他一般技术人员能够了解揭示于本文的具体实施例。
本文的具体实施例可使用各种电子应用，包括但不限于：先进感测器、内存/数据储存所、半导体、微处理器及其他应用。所得装置及结构，例如集成电路(IC)芯片，可由制造者以原始晶片形式(raw wafer form)(也就是具有多个未封装芯片的单一晶片)、作为裸晶粒(bare die)或已封装的形式来销售。在后一情形下，芯片装在单芯片封装体中(例如，塑胶载体(plastic carrier)，具有固定至主机板或其他更高层载体的引脚(lead))，或多芯片封装体中(例如，具有表面互连件(surface interconnection)或内嵌互连件(buried interconnection)任一或两者兼具的陶瓷载体)。然后，在任一情形下，芯片与其他芯片、离散电路元件及/或其他信号处理装置整合成为(a)中间产品(例如，主机板)，或(b)最终产品中的任一者的一部分。该最终产品可为包括集成电路芯片的任何产品，从玩具及其他低端应用到有显示器、键盘或其他输入装置及中央处理器的先进计算机产品不等。
所有构件或步骤的对应结构、材料、动作以及等效物加上权利要求书中的功能元件旨在包括用于与其他主张元件结合一起按具体主张方式完成功能的任何结构、材料或动作。提出该具体实施例的描述是为了图解说明而非旨在穷尽或以所揭示的形式限制该具体实施例。本技艺一般技术人员明白有许多修改及变体而不脱离本文的具体实施例的精神及范畴。该具体实施例经选择及描述成可最佳地解释其原理及其实际应用且使得本领域的其他一般技术人员能够了解有不同修改的不同具体实施例适合使用于想到的特定用途。
尽管以上已详述数目有限的具体实施例，然而应可轻易明白，本文的具体实施例不受限于揭示内容。反而，可修改本文的元件以并入在此之前未加以描述但是与本文的精神及范畴相称的任意多个变体、变更、替代或等效配置。另外，尽管已描述各种具体实施例，然而应了解所述具体实施例中只有一些可包括本文的方面。因此，权利要求书不应视为受限于以上说明。以单数指称一元件并非意指“一个且只有一个”，除非另外特别说明，而是“一或更多”。本技艺一般技术人员习知或随后可知描述于本揭示内容的不同具体实施例的元件的所有结构及功能等效物在此明确并入本文作为参考数据且希望被本揭示内容所涵盖。因此，应了解可改变所揭示的特定具体实施例，这些是在如随附权利要求书所述的范畴内。