一种用于数字基带环回测试装置的制作方法

文档序号:13453044
一种用于数字基带环回测试装置的制作方法

本实用新型涉及数字基带环回测试技术领域,具体为一种用于数字基带环回测试装置。



背景技术:

一个完整的无线系统算法验证需要很多方面的配合,比如算法平台仿真验证(包括MATLAB和高级语言的验证),硬件平台的验证(可能包括基带算法硬件验证及射频数据硬件验证),在实际过程中,每一个环节都不能完全保证按照预设路线顺利进行,因此,系统验证环节的分步骤验证显得尤其重要,这样就可以同步进行各项工作的有序开展,尽量避免联调测试环节前彼此的进度。而在一个无线系统验证中,数字基带算法的验证可能要经过多次反复的实验测试及修改验证,一个专门验证数字基带算法的硬件平台显得尤为重要。可以将射频测试过程中的困难分离出来,分别验证,最后在统一的平台上融合验证,既可以任务并行化,又可以清晰分离问题源泉,因此本实用新型很有实际应用意义,为此,我们提出一种用于数字基带环回测试装置。



技术实现要素:

本实用新型的目的在于提供一种用于数字基带环回测试装置,以解决上述背景技术中提出的由软件仿真到硬件验证,容易出现除数字基带以外的干扰因素的问题。

为实现上述目的,本实用新型提供如下技术方案:一种用于数字基带环回测试装置,包括第一SB3500芯片模块、同步晶振模块、缓存模块、第二SB3500芯片模块、电源模块和通信模块,所述第一SB3500芯片模块分别电性双向连接同步晶振模块和缓存模块,所述同步晶振模块和缓存模块均电性双向连接第二SB3500芯片模块,所述电源模块分别电性输出连接第一SB3500芯片模块和第二SB3500芯片模块,所述第二SB3500芯片模块电性双向连接通信模块,所述第一SB3500芯片模块和第二SB3500芯片模块用于产生数字基带信号,所述同步晶振模块用于对数字基带环回测试发射信号和接收信号进行同步,所述缓存模块用于对数字基带环回测试的发射数据进行缓和保护数字基带芯片,所述通信模块用于数字基带环回测试装置人机交互,所述电源模块用于数字基带环回测试装置提供电源。

优选的,所述第一SB3500芯片模块和第二SB3500芯片模块均包括三组四线程“SBX”DSP核、一组ARM9(ARM926EJ-S)核和四组PSD通道,且四组PSD通道与四组DSP核一一对应连接,所述PSD通道设置有16根并行数据总线、一根方向线和一根单向时钟线。

优选的,所述缓存模块为16位输入输出缓存器

优选的,所述通信模块内部使用的芯片为串口转换芯片。

与现有技术相比,本实用新型的有益效果是:本实用新型基于SB3500的数字基带环回测试系统结构简单,使用方便,有效解决纯数字基带环回测试验证,本实用新型主要为数字基带环回实现搭建一个测试装置,实现由软件仿真到硬件验证,并且避开除数字基带以外的干扰因素,具有真实可靠性。

附图说明

图1为本实用新型系统框图;

图2为本实用新型缓存模块的芯片结构示意图;

图3为本实用新型缓存模块的芯片电路原理图;

图4为本实用新型数字基带芯片PSD采样时钟时序图;

图5为本实用新型通信模块的电路原理图;

图6为本实用新型数据同步时钟模块的原理图。

图中:1第一SB3500芯片模块、2缓存模块、3同步晶振模块、4第二SB3500芯片模块、5电源模块、6通信模块。

具体实施方式

下面将结合本实用新型实施例中的附图,对本实用新型实施例中的技术方案进行清楚、完整地描述,显然,所描述的实施例仅仅是本实用新型一部分实施例,而不是全部的实施例。基于本实用新型中的实施例,本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例,都属于本实用新型保护的范围。

请参阅图1-6,本实用新型提供一种技术方案:一种用于数字基带环回测试装置,包括第一SB3500芯片模块1、同步晶振模块3、缓存模块2、第二SB3500芯片模块4、电源模块5和通信模块6,第一SB3500芯片模块1分别电性双向连接同步晶振模块3和缓存模块2,同步晶振模块3和缓存模块2均电性双向连接第二SB3500芯片模块4,电源模块5分别电性输出连接第一SB3500芯片模块1和第二SB3500芯片模块4,第二SB3500芯片模块4电性双向连接通信模块6,第一SB3500芯片模块1和第二SB3500芯片模块4用于产生数字基带信号,同步晶振模块3用于对数字基带环回测试发射信号和接收信号进行同步,缓存模块2用于对数字基带环回测试的发射数据进行缓存,保护数字基带芯片,通信模块6用于数字基带环回测试装置人机交互,电源模块5用于数字基带环回测试装置提供电源。

其中,第一SB3500芯片模块1和第二SB3500芯片模块4均包括三组四线程“SBX”DSP核、一组ARM9(ARM926EJ-S)核和四组PSD通道,且四组PSD通道与四组DSP核一一对应连接,PSD通道设置有16根并行数据总线、一根方向线和一根单向时钟线,缓存模块2为16位输入输出缓存器,通信模块6内部使用的芯片为串口转换芯片,实现数字基带环回测试与PC之间的人机交互。

工作原理:第一SB3500芯片模块1和第二SB3500芯片模块4均有三个DSP核和有4个PSD通道,且每组PSD通道分别连接各个DSP核相连接,每个PSD通道有16根数据线,一根方向线和一根时钟线,每个PSD通道有16根并行数据总线、一根方向线和一根单向时钟线,数字基带信号均是通过时钟信号上升沿或下降沿进行控制,所以每一个PSD通道提供两种功能,第一种为在PSD_CLK的上升沿和下降沿时,16bit的数据输入通道,第二种为在PSD_CLK的上升沿和下降沿时,16bit的数据输出通道,将第一SB3500芯片模块1中PSD3通道配置为输出模式,I、Q在PSDCLK3上升沿发送出去,经缓存模块2到第二SB3500芯片模块4中PSD1通道,将PSD1接口配置为输入模式,I、Q在PSDCLK1下降沿采集过来,然后将第二SB3500芯片模块4中PSD3通道配置为输出模式,I、Q在PSDCLK3上升沿发送出去,经缓存模块2到第一SB3500芯片模块1中PSD1通道,将PSD1接口配置为输入模式,I、Q在PSDCLK1下降沿采集过来,实现数字基带环回测试。

尽管已经示出和描述了本实用新型的实施例,对于本领域的普通技术人员而言,可以理解在不脱离本实用新型的原理和精神的情况下可以对这些实施例进行多种变化、修改、替换和变型,本实用新型的范围由所附权利要求及其等同物限定。

再多了解一些
当前第1页1 2 3 
网友询问留言 已有0条留言
  • 还没有人留言评论。精彩留言会获得点赞!
1