一种DP信号分配器的制作方法

本实用新型涉及信号分配器，尤其涉及一种DP信号分配器。

背景技术：

DisplayPort是由视频电子标准协会（VESA）发布的显示接口协议。作为DVI的继任者，DisplayPort相较于DVI而言具备几个突出的优势。首先，DisplayPort在满足高清视频信号传输需求的同时加入了对高清音频信号传输功能的支持。其次，其具备单向、四链路连接能力，传输速率可达21.6Gbps（DisplayPort1.2版本），因而对视频信号的传输质量更高，支持更高的分辨率和刷新率。最后，因其兼容内外接口应用模式且包含一组带宽达1Mbps的辅助通道，故而具备了更强的周边设备整合能力。另外，相较于另一种被广泛应用的高性能多媒体接口HDMI而言，DisplayPort是完全开放的，用户对其开发无需支付任何费用，因而大大降低了应用成本。在高清多媒体接口应用技术高速发展的今天，DisplayPort接口技术以其上述优点而正越来越受到市场的青睐。越来越多的兼容DP接口技术的高性能多媒体终端设备被应用在了各个领域。

在高清数字多媒体应用系统中，往往需要多个数字多媒体终端输出同一高清数字多媒体信号源所发出的信息，例如，高清视频终端展示场所、商业广告播放等，常规做法是为每一个显示终端配置一个视频信号源，这样既增加了系统成本，又大大降低了系统的可靠性。

因此，针对上述多终端接收相同多媒体信号的应用中所存在的不足，结合DisplayPort接口技术，研发一种成本低、性能稳定且高带宽的高清多媒体信号分配器具有很好的现实意义。

技术实现要素：

为了解决现有技术中的问题，本实用新型提供了一种成本低、性能稳定且高带宽的DP信号分配器。

本实用新型提供了一种DP信号分配器，包括DP信号输入电路、信号分配电路、第一DP信号输出电路、第二DP信号输出电路和电源模块，其中，所述的DP信号输入电路的输出端与所述的信号分配电路的输入端连接，所述信号分配电路的输出端分别与所述第一DP信号输出电路及所述第二DP信号输出电路的输入端连接，所述电源模块分别与所述DP信号输入电路、信号分配电路、第一DP信号输出电路及第二DP信号输出电路连接，DP输入信号经由所述DP信号输入电路进入所述信号分配电路后被克隆成两个相同的DP信号并经由所述第一DP信号输出电路和第二DP信号输出电路输出给下游设备。

作为本实用新型的进一步改进，所述电源模块的输入端接DC24V供电，所述DP信号输入电路的输入端连接有DP信号源，所述第一DP信号输出电路和第二DP信号输出电路的输出端连接有DP下游设备。

作为本实用新型的进一步改进，所述信号分配电路包括对输入的视频和音频信号进行数据恢复的前端模块、DP接收器及克隆模块、发射器模块，所述发射器模块包括第一DP发射器和第二DP发射器，所述的DP信号输入电路的输出端与所述的前端模块的输入端连接，所述前端模块的输出端与所DP接收器及克隆模块的输入端连接，所述DP接收器及克隆模块的输出端分别与所述第一DP发射器、第二DP发射器连接，所述DP接收器及克隆模块将接收到的前端模块的数据包转换成视频光栅数据流和音频样本并用于克隆，并将克隆后的两组数据流和音频样本编码成两个DP单信号数据包分别发送给所述第一DP发射器、第二DP发射器用于串行化和传输。

作为本实用新型的进一步改进，所述信号分配电路还包括第一HDCP模块、第二HDCP模块和第三HDCP模块，其中，所述第一HDCP模块与所述前端模块连接，所述第二HDCP模块与所述第一DP发射器连接，所述第三HDCP模块与所述第二DP发射器连接，所述第一HDCP模块用于对输入所述前端模块的DP信号进行解密，所述第二HDCP模块、第三HDCP模块分别将所述第一DP发射器、第二DP发射器传输的数据进行输出前的加密。

作为本实用新型的进一步改进，所述信号分配电路还包括OCM模块，其中，所述OCM模块分别与所述DP接收器及克隆模块、发射器模块连接。

作为本实用新型的进一步改进，所述DP信号输入电路、第一DP信号输出电路、第二DP信号输出电路均连接有DP端子，所述DP端子的表面设有镀金层，所述镀金层的厚度大于10μ，所述DP信号输入电路的“AUX+”引脚和“AUX-” 引脚连接有同向缓冲器。

本实用新型的有益效果是：提供了一种成本低、性能稳定、高带宽的DP信号分配器，可以将输入的DP高清视频信号和音频信号转换成两路一致、同步的DP信号输出。

附图说明

图1为本实用新型一种DP信号分配器的结构示意图。

图2为本实用新型一种DP信号分配器的DP信号输入电路的原理示意图。

图3为本实用新型一种DP信号分配器的DP信号输入电路的原理示意图。

图4为本实用新型一种DP信号分配器的信号分配电路的原理示意图。

图5为本实用新型一种DP信号分配器的第一DP信号输出电路的原理示意图。

图6为本实用新型一种DP信号分配器的第一DP信号输出电路的原理示意图。

图7为本实用新型一种DP信号分配器的第二DP信号输出电路的原理示意图。

图8为本实用新型一种DP信号分配器的第二DP信号输出电路的原理示意图。

图9为本实用新型一种DP信号分配器的电源模块的原理示意图。

图10为本实用新型一种DP信号分配器的主芯片Splitter4320的功能框图。

具体实施方式

下面结合附图说明及具体实施方式对本实用新型作进一步说明。

如图1至图10所示，一种DP信号分配器，包括DP信号输入电路1、信号分配电路2、第一DP信号输出电路3、第二DP信号输出电路4和电源模块5，其中，所述的DP信号输入电路1的输出端与所述的信号分配电路2的输入端连接，所述信号分配电路2的输出端分别与所述第一DP信号输出电路3及所述第二DP信号输出电路4的输入端连接，所述电源模块5分别与所述DP信号输入电路1、信号分配电路2、第一DP信号输出电路3及第二DP信号输出电路4连接，DP输入信号经由所述DP信号输入电路1进入所述信号分配电路2后被克隆成两个相同的DP信号并经由所述第一DP信号输出电路3和第二DP信号输出电路4输出给下游设备。

如图1至图10所示，所述电源模块5的输入端接DC24V供电，所述DP信号输入电路1的输入端连接有DP信号源，所述第一DP信号输出电路3和第二DP信号输出电路4的输出端连接有DP下游设备。

如图1至图10所示，所述信号分配电路2包括主芯片Splitter4320，所述主芯片Splitter4320包括对输入的视频和音频信号进行数据恢复的前端模块21、DP接收器及克隆模块22、发射器模块23，所述发射器模块23包括第一DP发射器24和第二DP发射器26，所述的DP信号输入电路1的输出端与所述的前端模块21的输入端连接，所述前端模块21的输出端与所DP接收器及克隆模块22的输入端连接，所述DP接收器及克隆模块22的输出端分别与所述第一DP发射器24、第二DP发射器25连接，所述DP接收器及克隆模块22将接收到的前端模块21的数据包转换成视频光栅数据流和音频样本并用于克隆，并将克隆后的两组数据流和音频样本编码成两个DP单信号数据包分别发送给所述第一DP发射器24、第二DP发射器25用于串行化和传输。

如图1至图10所示，所述信号分配电路2还包括第一HDCP模块26、第二HDCP模块27和第三HDCP模块28，其中，所述第一HDCP模块26与所述前端模块21连接，所述第二HDCP模块27与所述第一DP发射器24连接，所述第三HDCP模块28与所述第二DP发射器25连接，所述第一HDCP模块26用于对输入所述前端模块21的DP信号进行解密，所述第二HDCP模块27、第三HDCP模块28分别将所述第一DP发射器24、第二DP发射器25传输的数据进行输出前的加密。

如图1至图10所示，所述信号分配电路2还包括OCM模块29，其中，所述OCM模块29分别与所述DP接收器及克隆模块22、发射器模块23连接。

如图1至图10所示，所述DP信号输入电路1、第一DP信号输出电路3、第二DP信号输出电路4均连接有DP端子，所述DP端子的表面设有镀金层，所述DP端子均为标准类型且均采用了表面镀金工艺，所述镀金层的厚度大于10μ。

如图1至图10所示，所述DP信号输入电路的“AUX+”引脚和“AUX-” 引脚连接有同向缓冲器。

参见图2、3，DP信号经由DP端子CN1输入，D0+、D0-、D1+、D1-、D2+、D2-、D3+及D3-为DP音频及视频信号数据传输的四组单向主通道，其经由隔直电容C3~C10与主芯片Splitter4320交流耦合，音频及视频数据以双端差分信号的形式传输。AX+和AX-为一组辅助通道，其经由C1和C2与主芯片交流耦合，主要用于链路管理及设备控制，例如进行链路受训和交换ROM空间中的DPCD信息。DP信号输入电路1的AX+和AX-还用于检测分配器是否连接有DP传输线，当连接有传输线时，AX+被拉高，AX-被拉低，同向缓冲器U23和U24用于略去干扰，电位高于+2.3V时缓冲器输出高电平，低于+0.9V缓冲器输出低电平，中间值略去。DP信号输入电路的HPD输出信号主要作为DP传输线插拔标志以及发送给Source端设备的中断请求信号。D16、D17和D18用于防止AX-、AX+及HPD在传输线插拔时可能产生的瞬间大电压损坏设备。所述DP信号输入端ESD保护采用RClamp0524P来保护所述DP信号输入电路1中的四组输入数据差分对、1组辅助通道差分对和HPD，其能承受±8KV瞬间电压，保证了足够的安全裕量。

参见图4，所述信号分配电路2选用Splitter4320作为功能核心，整个电路的搭建围绕主芯片进行。图中，Y2为27MHz晶振，其通过N7和N8引脚为主芯片提供初始时钟信号。J1、K2、H3、J3、F2、H4引脚为主芯片的启动项配置引脚，主要完成外部晶振使能和OCM在启动时使用外部ROM的配置，H4、J3通过4.7K电阻R68、R77被3.3V电源拉高，F2、H3和K2通过电阻R69、R70和R76被拉低到地。U27为外部Flash ROM存储器PM25LD020，其主要存储主芯片各模块的固件程序等，主芯片在上电复位时通过其OCM内的SPI接口来执行U27中的代码。U17和U21为主芯片UART烧录端口5V转3.3V电平转换器，其转换速度可达210Mbps，烧录数据信号由5V逻辑高电平形式转换成3.3V逻辑高电平形式后通过J2、H4引脚烧入主芯片中，再通过芯片内部SPI接口保存入U27（外部Flash ROM存储器PM25LD020）中,D23和D24用来防止UART接口通断时产生的瞬间高压损坏电平转换器。经由所述DP信号输入电路1输入的DP音频和视频信号被Splitter4320依次进行数据恢复、HDCP解密、视频光栅和音频样本格式转换、数据克隆及HDCP加密后传输给所述第一DP信号输出电路3和所述第二DP信号输出电路4继而输出给Sink端DP设备使用。

参见图5至图8，图5至图8分别为所述第一DP信号输出电路3和所述第二DP信号输出电路4的原理图，两个电路原理一样。以DP信号输出电路1为例，图中，CN4的D0+、D0-、D1+、D1-、D2+、D2-、D3+、D3-、AX+及AX-均通过0.1µF电容与Sink端DP设备交流耦合，U12经由DP端子的PWR引脚为下游DP设备提供+5V供电D7、D12、D13和D19用于防止传输线插拔时可能产生的瞬间高电压损坏主芯片。所述第一DP信号输出电路3和所述第二DP信号输出电路4同样均采用RClamp0524P进行ESD防护。

参见图9，图9为本实用新型一种DP信号分配器的电源模块原理图。本实用新型分别采用电源芯片“2679S”（U31）、“1S10P”（U28）来进行+24V转+5V和+5V转+1.2V电源变换。另外，提供了可选择的+5V转+3.3V电源，其分别为DC/DC变换器“1S10P”（U29）和LDO变换器“1117”（U30）。

参见图10，图10为本实用新型一种DP信号分配器的主芯片Splitter4320的功能框图。包括前端模块21、DP接收器及克隆模块22（DisplayPort1.2接收器&克隆模块）、OCM模块29、第一DP发射器24(第一DisplayPort1.2发射器)、第二DP发射器25(第二DisplayPort1.2发射器)、第一HDCP模块26、第二HDCP模块27和第三HDCP模块28。所述前端模块21的输出端与所述DisplayPort1.2接收器&克隆模块的输入端连接，所述DisplayPort1.2接收器&克隆模块的输出端与所述第一DisplayPort1.2发射器和第二DisplayPort1.2发射器的输入端连接，所述OCM模块29的输出端分别与所述DisplayPort1.2接收器&克隆模块和DisplayPort1.2发射器模块（第一DisplayPort1.2发射器和第二DisplayPort1.2发射器）的输入端连接，所述第一HDCP模块26、第二HDCP模块27和第三HDCP模块28分别与所述前端模块21、第一DisplayPort1.2发射器和第二DisplayPort1.2发射器连接。如图10所示，DP输入信号经过所述的DP信号输入电路1后进入所述前端模块21中，所述的前端模块21用于对输入的视频和音频信号进行数据恢复，其根据输入信号的格式来进行8至10位的数据转换。所述第一HDCP模块26用于对输入所述前端模块21的DP信号进行解密，所述DisplayPort1.2接收器&克隆模块将接收到的前端数据包转换成视频光栅数据流和音频样并用于克隆，并将克隆后的两组数据流和音频样本编码成两个DP单信号数据包发送给所述第一DisplayPort1.2发射器和第二DisplayPort1.2发射器用于串行化和传输，所述第二HDCP模块27和第三HDCP模块28分别将所述第一DisplayPort1.2发射器和第二DisplayPort1.2发射器传输的数据进行输出前的加密，加密后的信号通过所述第一DP信号输出电路3和第二DP信号输出电路4传输给下游DP设备。OCM模块29用于各模块的初始化和为所述DisplayPort1.2接收器&克隆模块及两个发射器提供固件驱动程序，另外，所述OCM模块29也用于执行涉及芯片配置的专用应用程序代码。

当所述DP信号分配器的输入和输出端分别接有DP信号源和DP下游设备时，所述第一DisplayPort1.2发射器先通过读取下游DP下游设备的EDID信息和进行链路受训最先完成与DP下游设备的握手，随后将生成的DPCD信息复制后发送给所述第二DisplayPort1.2发射器以使两个发射器的DPCD信息一致，从而使所述DisplayPort1.2接收器&克隆模块得以获得DP输出信号克隆所需的特征信息，最后将相同的DPCD发送给所述前端模块21用于完成输入端的握手，当三个端的握手都完成后，DP信号才开始正常传输。

一种DP信号分配方法，其特征在于，包括以下步骤：

S1、信号输入，将DP输入信号经由DP信号输入电路1输入信号分配电路2；

S2、信号分配，通过信号分配电路2将DP输入信号克隆成两个相同的DP输出信号；

S3、信号输出，将两个相同的DP输出信号分别经由第一DP信号输出电路3和第二DP信号输出电路4输出给下游设备。

步骤S2包括：通过前端模块21将输入的视频和音频信号进行数据恢复，通过DP接收器及克隆模块22将数据包转换成视频光栅数据流和音频样本并用于克隆，并将克隆后的两组数据流和音频样本编码成两个DP单信号数据包分别发送给所述第一DP发射器24、第二DP发射器25；步骤S3包括：所述第一DP发射器24、第二DP发射器25将DP单信号数据包用于串行化和输出。

通过第一HDCP模块26对输入所述前端模块21的DP信号进行解密，通过第二HDCP模块27、第三HDCP模块28分别将所述第一DP发射器24、第二DP发射器25传输的数据进行输出前的加密，通过OCM模块29对DP接收器及克隆模块22、第一DP发射器24、第二DP发射器25进行初始化，通过OCM模块29为DP接收器及克隆模块22、第一DP发射器24、第二DP发射器25提供固件驱动程序。

当所述DP信号分配器的输入和输出端分别接有DP信号源和DP下游设备时，所述第一DP发射器24先通过读取下游DP下游设备的EDID和进行链路受训最先完成与DP下游设备的握手，随后将生成的DPCD信息复制后发送给所述第二DP发射器25以使第一DP发射器24、第二DP发射器25的DPCD信息一致，从而使所述DP接收器及克隆模块22得以获得DP输出信号克隆所需的特征信息，最后将相同的DPCD发送给所述前端模块21用于完成输入端的握手。

本实用新型提供的DP信号分配器和DP信号分配方法，DP信号从所述DP信号输入电路1输入，经由所述信号分配电路2进行数据恢复、HDCP解密、视频光栅和音频样本格式转换、数据克隆及HDCP加密后传输给所述第一DP信号输出电路3和所述第二DP信号输出电路4继而输出给Sink端DP设备使用。

本实用新型提供的DP信号分配器和DP信号分配方法，可以将输入的DP高清视频信号和音频信号转换成两路一致、同步的DP信号输出，具有成本低、性能稳定、高带宽的优点。

以上内容是结合具体的优选实施方式对本实用新型所作的进一步详细说明，不能认定本实用新型的具体实施只局限于这些说明。对于本实用新型所属技术领域的普通技术人员来说，在不脱离本实用新型构思的前提下，还可以做出若干简单推演或替换，都应当视为属于本实用新型的保护范围。