本发明涉及保密通信领域，尤其涉及一种数据保密通信装置及方法。
背景技术：
随着信息时代的来临，网络在不知不觉间成为了我们生活中必不可少的一部分，深刻的影响着政治、经济、文化等多方面的建设，保证网络信息安全无论对个人、企业，还是国家都有着重要的意义。当前大多数的保密通信方法和装置都是基于一种加密算法的，且密钥长度有限，随着计算机运算能力的迅速增加已经不再安全；另外，当前大多数的保密通信方法和装置只保护一路信息，当需要保护多路信息时需要多个设备。
技术实现要素：
(一)要解决的技术问题
本发明的目的在于提供一种数据保密通信装置及方法，已解决上述的至少一项技术问题。
(二)技术方案
本发明的一方面，提供了一种数据保密通信装置，包括：
密钥存储模块，用于存储外界输入第一密钥和第二密钥；
混合解混模块，用于根据所述第一密钥对外界输入的m路第一原始数据和n-m路随机信号进行混合处理，确定n路混合信号，其中，n为大于1的正整数，n≥m；
加解密模块，包括n个加解密单元，各加解密单元用于根据所述第一密钥分别对所述n路混合信号进行加密，确定n路已加密信号；以及
绑定解绑模块，用于对所述n路已加密信号进行绑定处理，确定绑定的n路第一保密信号；和/或对外界输入的n路第二保密信号进行解绑处理，确定并输出对齐的n路解绑信号至加解密模块进行解密处理，加解密模块根据所述第二密钥确定并输出n路已解密信号至混合解混模块进行解混处理，混合解混模块根据所述第二密钥确定并输出l路第二原始数据，l为大于1的正整数，l≤n。
在本发明的一些实施例中，所述混合解混模块包括随机信号发生器，所述随机信号发生器用于产生n-m路位宽为a的随机信号，其中，a为第一原始数据的位数。
在本发明的一些实施例中，所述混合解混模块还包括：混合解混控制器，所述混合解混控制器用于根据时钟周期和第一密钥，控制m路第一原始数据和n-m路随机信号至n个输出端的对应关系；和/或根据时钟周期和第二密钥，控制n路已解密信号至l个第二原始数据输出端的对应关系。
在本发明的一些实施例中，所述加解密单元为aees算法单元和/或des算法单元。
在本发明的一些实施例中，加解密模块还包括：
加解密控制器，用于确保同一时间进入加解密模块的混合信号/解绑信号在经过加解密模块处理后同时输出。
在本发明的一些实施例中，所述数据保密通信装置与输出n路第二保密信号的第二数据保密通信装置通信，所述数据保密通信装置的第一密钥和所述第二数据保密通信装置第二密钥一致。
在本发明的一些实施例中，还包括：发射接收模块，用于发射所述第一保密信号至第二数据保密通信装置，以及接收第二数据保密通信装置输出的第二保密信号。
本发明的另一方面，还提供了一种数据保密通信方法，包括：
根据外界输入的第一密钥对外界输入的m路第一原始数据和n-m路随机信号进行混合处理，确定n路混合信号，其中，m为大于1的正整数，n≥m；
根据所述第一密钥分别对所述n路混合信号进行加密，确定n路已加密信号；以及
对所述n路已加密信号进行绑定处理，确定绑定的n路第一保密信号；和/或对外界输入的n路第二保密信号进行解绑处理，确定并输出对齐的n路解绑信号至加解密模块进行解密处理，加解密模块根据所述第二密钥确定并输出n路已解密信号至混合解混模块进行解混处理，混合解混模块根据所述第二密钥确定并输出l路第二原始数据，l为大于1的正整数，l≤n。
在本发明的一些实施例中，所述加密/解密处理是通过aes算法和/或des算法实现的。
在本发明的一些实施例中，所述绑定处理是通过在n路已加密信号的帧头前加入标志序列来实现的。
(三)有益效果
本发明的数据保密通信装置及方法，相较于现有技术，至少具有以下优点：
1、通过对m路第一原始数据同时进行保密处理，破解时难度大，第一原始数据还由n条信道同时发送，需要同时窃取n路信号才能对数据进行恢复，单独窃取一路信号无法进行数据恢复，提高了通信系统物理链路的安全性。
2、还可以通过不同的加密算法对第一原始数据进行混合加密处理，丰富了算法的种类，增加了破译难度，提高了信息的安全性。
附图说明
图1为本发明实施例的数据保密通信装置的结构示意图。
图2为本发明实施例的数据保密通信方法的步骤示意图。
具体实施方式
目前，现有技术的保密通信方法和装置一般都基于一种加密算法，且只保护一路信息，有鉴于此，本发明提供了一种数据保密通信装置，能够给同时对m路第一原始数据进行保密处理，且能使用多种加密算法，密钥极长，突破了许多加密算法的密钥长度极限，破译难度大；此外，数据由n条信道同时发送，需要窃听所有信道才能恢复数据，大大提高了通信系统物理链路的安全性。
为使本公开的目的、技术方案和优点更加清楚明白，以下结合具体实施例，并参照附图，对本公开进一步详细说明。
本发明实施例的一方面，提供了一种数据保密通信装置，图1为本发明实施例的数据保密通信装置的结构示意图，如图1所示，该装置包括密钥存储模块1、混合解混模块2、加解密模块3和绑定解绑模块4。
以下对这几个模块进行详细说明。
密钥存储模块1，用于存储外界输入的第一密钥和第二密钥，并将其输出至混合解混模块2和加解密模块3。在本发明的一些实施例中，其包括一矩阵键盘及其驱动作为输入设备，一i2c串行eeprom(电可擦可编程只读存储器)及其驱动作为存储设备，其中键盘和eeprom的驱动可以由fpga(现场可编程门阵列)或者其他芯片实现。
密钥储模块有两种工作方式，上电后可通过矩阵键盘进行选择，选择工作方式一时，通过矩阵键盘按顺序键入所有密钥，密钥被存储在eeprom中，并按顺序提供给混合解混模块2和加解密模块3；选择工作方式二时，不需要键入密钥，混合解混模块2和各加解密模块5按顺序从eeprom中读取上次输入的密钥，完成准备工作。
混合解混模块2，用于根据所述第一密钥对外界输入的m路第一原始信号和n-m路随机信号进行混合处理，确定m路混合信号；以及根据第二密钥对n路已解密信息进行解除混合处理，确定l路第二原始信号，l为大于1的正整数，l≤n。
更具体地，该混合解混模块2可以包括随机信号发生器和混合解混控制器。
在一些实施例中，随机信号发生器可以由n×a个m序列发生器构成，用于产生n-m路位宽为a的随机信号，每个m序列发生器的反馈结构或初始状态各不相同，可产生不同的伪随机信号。其中，所述随机信号和第一原始信号混合时的最小尺度为lbit。
混合解混控制器，在一些实施例中，混合解混控制器可以由字母集为n的a个无碰撞跳频序列集发生器构成，用于根据时钟周期和第一密钥，控制m路第一原始数据和n-m路随机信号至n个输出端的对应关系；和/或根据时钟周期和第二密钥，控制n路已解密信号至n个第二原始数据输出端的对应关系，其中，每个无碰撞的跳频序列集发生器的反馈结构或初始状态可以各不相同，可以产生不同的跳频序列集，a为第一原始数据的位数。
无碰撞跳频序列集发生器的初始状态由输入密钥决定，用于控制混合解混模块的各个输入信号和随机信号由哪个端口输出，实现n路第一原始数据和随机信号的混合，例如，跳频序列集为[7，8，36，26...；14，16，23，45...；21，24，10，15...；...]，第一个时钟周期，输入端口1输入的数据由输出端口7输出，输入端口2输入的数据由输出端口14输出，输入端口3输入的数据由输出端口21输出...，第二个时钟周期，输入端口1输入的数据由输出端口8输出，输入端口2输入的数据由输出端口16输出，输入端口3输入的数据由输出端口24输出...，依此类推。
加解密模块3，包括n个加解密单元，各加解密单元用于根据所述第一密钥分别对所述n路混合信号进行加密，确定n路已加密信号，n≥m；和/或根据所述第二密钥对绑定解绑模块输出的n路解绑信号进行解密处理，确定n路已解密信号。
加解密单元可以是aes(高级加密标准)和des(数据加密标准)等算法单元。每个算法单元所使用的加密算法或密钥可能相同可能不同。
还需注意的是，所述数据保密通信装置与输出n路第二保密信号的第二数据保密通信装置通信，所述数据保密通信装置的第一密钥和所述第二数据保密通信装置第二密钥一致，所述数据保密通信装置的加解密单元应与第二数据保密通信装置的加解密单元相同，这样才能保证正常通信。此外，同一数据保密通信装置的第一密钥与第二密钥可以相同也可以不同。
为实现同一时间进入加解密模块的混合信号/解绑信号在经过加解密模块处理后能够同时输出，还需要一加解密控制器，在一些实施例中，加解密模块控制器可以通过在加解密单元前后添加缓冲器实现，缓冲器根据加解密单元的指示信号对加解密模块的输入输出信号进行读写。
由于各路数据经信道传输后到达接收端的时间各不相同，有一定的相对延时，接收到的n路第二保密信息必须对齐后才能进行后续处理，因此，本发明还包括一通道绑定模块，在发送时，使用特殊的标志序列(可以根据实际需求进行选择)对输入的n路已加密信息进行绑定，即在n路已加密信号的帧头前加入特殊的标志序列，在接收时，根据发送端添加的特殊标志序列，对齐n路第二保密信息；同时通道绑定模块还能通过对齐帧头，进一步对齐数据，提高接收端n路信号对齐的正确率。
此外，为了实现数据、信号的发射和接收，本发明的装置还可以包括一发射接收模块，用于发射所述第一保密信号至第二数据保密通信装置，以及接收第二数据保密通信装置输出的第二保密信号。
在一些实施例中，该发射接收模块包括但不限于光发射接收机、电发射接收机、红外发射接收机和无线电发射接收机等，具体选择与其接入的通信网络有关。本发明的数据保密通信装置与第二数据保密通信装置可以通过公共网络、军用网络、红外网络、光纤通信网络或者无线电通信网络等进行通信。
可以理解的是，该数据保密通信装置可以基于fpga、dsp(数字信号处理芯片)、单片机、arm(advancedriscmachines)、asic(专用集成电路设计)等其他微处理器。
接着，结合图1来描述该数据保密通信装置的工作过程。
当该数据保密通信装置作为加密端装置时，混合解混模块接收m路第一原始数据，并根据密钥存储模块1中的第一密钥对m路第一原始数据和n-m路随机信号进行混合处理，以得到n路混合信号，并将其输出至加解密模块3。加解密模块3接收该n路混合信号，并根据所述第一密钥对n路混合信号进行加密处理，得到并输出n路已加密信号。绑定解绑模块4接收n路已加密信号，并进行绑定处理，得到绑定的n路第一保密信号，至此，完成加密端的处理。
当该数据保密通信装置作为解密端装置时，绑定解绑模块4从与之通信的第二数据保密通信装置接收n路第二保密信号，并对其进行解绑处理，确定并输出对齐的n路解绑信号至加解密模块3。加解密模块3接收该n路解绑信号，并根据所述第二密钥对其进行解密处理，确定并输出n路已解密信号至混合解混模块2进行解混处理。混合解混模块2根据所述第二密钥，控制在每个时钟周期n路已解密信号输出至l路第二原始信号输出端的方式，得到并输出l路第二原始数据，至此，完成解密端的处理。
本发明实施例的另一方面，还提供了一种数据保密通信方法，图2为本发明实施例的数据保密通信方法的步骤示意图，如图2所示，该方法包括以下步骤：
s1、根据外界输入的第一密钥对外界输入的m路第一原始数据和n-m路随机信号进行混合处理，确定n路混合信号，其中，m为大于1的正整数，n≥m。
s2、根据所述第一密钥分别对所述n路混合信号进行加密，确定n路已加密信号。可以通过aes算法和des算法或者其他算法实现加解密处理，本发明不作限制。
s3、对所述n路已加密信号进行绑定处理，确定绑定的n路第一保密信号；和/或对外界输入的n路第二保密信号进行解绑处理，确定并输出对齐的n路解绑信号至加解密模块进行解密处理，加解密模块根据所述第二密钥确定并输出n路已解密信号至混合解混模块进行解混处理，混合解混模块根据所述第二密钥确定并输出l路第二原始数据，l为大于1的正整数，l≤n。
所述第一原始数据以及第二保密信号可以是串行信号，也可以是并行信号(看成多个单独的串行信号)。当是并行信号时，其中的每个单独的串行信号对应的输出端可以相同也可以不相同，其具体由混合解混控制器和对应密钥决定。
由于各路数据经信道传输后到达接收端的时间各不相同，有一定的相对延时，接收到的n路第二保密信息必须对齐才能进行后续处理，因此，在发送时，还可以使用特殊的标志序列(可以根据实际需求进行选择)对输入的n路已加密信息进行绑定，在接收时，根据发送端添加的特殊标志序列，对齐n路第二保密信息；同时还能通过对齐帧头，进一步对齐数据，提高接收端n路数据对齐的正确率。
除非有所知名为相反之意，本说明书及所附权利要求中的数值参数是近似值，能够根据通过本公开的内容所得的所需特性改变。具体而言，所有使用于说明书及权利要求中表示组成的含量、反应条件等等的数字，应理解为在所有情况中是受到“约”的用语所修饰。一般情况下，其表达的含义是指包含由特定数量在一些实施例中±10％的变化、在一些实施例中±5％的变化、在一些实施例中±1％的变化、在一些实施例中±0.5％的变化。
再者，“包含”不排除存在未列在权利要求中的元件或步骤。位于元件之前的“一”或“一个”不排除存在多个这样的元件。
以上所述的具体实施例，对本发明的目的、技术方案和有益效果进行了进一步详细说明，所应理解的是，以上所述仅为本发明的具体实施例而已，并不用于限制本发明，凡在本发明的精神和原则之内，所做的任何修改、等同替换、改进等，均应包含在本发明的保护范围之内。