一种数据传输系统及方法与流程

文档序号:17817035发布日期:2019-06-05 21:51
一种数据传输系统及方法与流程

本发明涉及数据通信领域,具体涉及一种数据传输系统及方法。



背景技术:

目前,数据传输系统使用无线电进行通信,在市场通用的数据传输系统中,常规使用2.4G 频段的公用频段,在外部环境使用中,例如WiFi、无线鼠标、无线麦克风等均存在各种2.4Ghz 的信号,导致设备易于干扰,数据传输出现错误,系统可靠性和稳定性大幅下降;同时设备使用固定的信道处理芯片,信息易于被截获,保密性能较差,且在控制中存在被诱捕的风险,设备安全性有较大隐患。

因此在信息传输中,对于指令的可靠性、安全性以及稳定性提出严峻的要求,成为了当前综合基带数据链系统的首要难题。



技术实现要素:

本发明的目的在于提供一种数据传输系统及方法,解决了现有的数据链系统在进行信息传输时,其可靠性、安全性以及稳定性存在风险。

为了达到上述目的,本发明采用的技术方案是:

本发明提供的一种数据传输系统,包括信号处理模块、射频发射模块和射频接收模块,其中,射频接收模块对接收到数据信号进行滤波、放大,之后将处理后的数据信号传输到信号处理模块进行数据流处理并将处理后的数据信息传输到射频发射模块,射频发射模块完成对信号处理模块发送的微波信号进行滤波、放大之后进行输出。

优选地,射频发射模块和射频接收模块上均集成有天线。

优选地,信号处理模块上设置有一个J30-15TJ接插件和两个SMA-KFB2接插件,其中一个 SMA-KFB2接插件和射频发射模块上设置的SMA-KFB2接插件连接;另一个MA-KFB2接插件和射频接收模块上设置的SMA-KFB2接插件连接;信号处理模块上的J30-15TJ接插件分别与射频发射模块上设置的J30-15ZKP接插件和射频接收模块上设置的J30-9ZKP接插件连接。

优选地,信号处理模块包括FPGA芯片、AD9361芯片、时钟电路、电源模块、接口芯片、 RS422串口和LVDS芯片,其中,时钟电路、接口芯片、RS422串口、LVDS芯片以及AD9361的控制管脚和数据管脚均与FPGA芯片连接;AD9361的射频发射、射频接收管脚分别与射频发射模块、射频接收模块电连接;同时,电源模块向FPGA芯片提供电源;RS422串口、LVDS芯片连接上位机。

优选地,射频接收模块包括预选滤波器和功放,预选滤波器对天线接收信号进行滤波,抑制带宽范围外信号;功放对滤波过后的信号进行放大。

优选地,射频发射模块包括预选滤波器和功放,预选滤波器对天线接收信号进行滤波,抑制带宽范围外信号;功放对滤波过后的信号进行放大。

一种数据传输方法,基于的一种数据传输系统,包括以下步骤:

射频接收模块对接收到数据信号进行滤波、放大,之后将处理后的数据信号传输到信号处理模块进行再次处理,信号处理模块对接收到的数据进行数据流处理,并将处理处理后的数据信息传输到射频发射模块,射频发射模块完成对信号处理模块发送的微波信号进行滤波、放大,之后输出。

优选地,信号处理模块对接收到的数据进行处理的具体方法是:

第一步,对输入的数据流进行1/3卷积信道编码;

第二步,对进行1/3卷积信道编码后的数据流添加同步头;

第三步,对添加同步头后的数据流进行差分编码;

第四步,对进行差分编码后的数据流添加导频头;

第五步,对第四步中的导频头数据流、第二步中的同步头数据流和源数据流分别进行511 的直扩编码;

第六步,对第五步中进行直扩编码后的导频头数据流进行BPSK调制;对第五步中进行直扩编码后的同步头数据流和源数据流分别进行QPSK调制;

第七步,将接收到的数据流在频域使用本地伪随机进行共轭相乘,之后进行IFFT运算,得到捕获后的数据流;

第八步,对捕获后的数据流进行数据跟踪,其中,首先,使用1阶锁频环首先进行频偏跟踪,与此同时,使用2阶码环对数据码偏进行跟踪;其次,使用2阶锁相环对数据进行相偏的跟踪,与此同时,使用2阶码环对数据码偏进行跟踪;

第九步,对跟踪到的数据流进行差分解码和帧同步处理,提取出传输的有效数据;

第十步,对提取出的有效数据进行Viterbi译码和组帧处理,得到输出的有效数据。

与现有技术相比,本发明的有益效果是:

本发明提供的一种数据传输系统,通过对接收到数据信号进行滤波、放大,之后将处理后的数据信号传输到信号处理模块进行再次处理,信号处理模块对接收到的数据进行数据流处理,并将处理处理后的数据信息传输到射频发射模块,射频发射模块完成对信号处理模块发送的微波信号进行滤波、放大,之后输出;该系统不仅能够使信号能量大幅度下降,从而使信号隐藏在噪声中,同时能够灵活的使用不同的信道编码,被诱捕的可能性较低。

进一步的,在硬件设计上使用FPGA+AD9361架构,AD9361的频段可定制,能够规避通用频段,在信道传输上抗干扰能力得到大幅度提高;FPGA能够对传输信号进行软件编码,通过伪随机码的扩频,不仅能够使信号能量大幅度下降,从而使信号隐藏在噪声中,同时能够灵活的使用不同的信道编码,被诱捕的可能性较低。

进一步的,在接收模块设计上使用上下两个天线,在恶掠天气环境下当设备切斜或者颠倒时能够使用另一个天线进行通信。

附图说明

图1是传输系统结构示意图;

图2是数据传输方法流程图。

具体实施方式

下面结合附图,对本发明进一步详细说明。

如图1所示,本发明提供的一种数据传输系统,包括信号处理模块、射频发射模块和射频接收模块,射频发射模块和射频接收模块上均集成有天线;其中,射频接收模块上集成有接收上天线和接收下天线。

射频接收模块对接收到数据信号进行滤波、放大,之后将处理后的数据信号传输到信号处理模块进行再次处理,信号处理模块对接收到的数据进行编码、扩频、解扩、调制、解调、捕获、跟踪、AD/DA转换及功率控制、增益控制,之后将处理处理后的数据信息传输到射频发射模块,射频发射模块完成对信号处理模块发送的微波信号进行滤波、放大,输出到天线上辐射扩散。

信号处理模块采用一片AD9361芯片进行输入输出信号收发,一片K7系列的FPGA进行信号处理运算。

信号处理模块上设置有一个J30-15TJ接插件和两个SMA-KFB2接插件,其中一个SMA-KFB2 接插件和射频发射模块上设置的SMA-KFB2接插件连接;另一个MA-KFB2接插件和射频接收模块上设置的SMA-KFB2接插件连接;信号处理模块上的J30-15TJ接插件分别与射频发射模块上设置的J30-15ZKP接插件和射频接收模块上设置的J30-9ZKP接插件连接。

具体地:

信号处理模块包括型号为XC7K325T的FPGA芯片、AD9361芯片、时钟电路、电源模块、接口芯片、RS422串口和LVDS芯片,其中,

AD9361的控制管脚和数据管脚、时钟电路管脚、RS422和LVDS芯片管脚均与FPGA电连接; AD9361的射频发射和射频接收管脚分别与射频发射模块和射频接收模块电连接。

射频接收模块包括预选滤波器和功放,预选滤波器对天线接收信号进行滤波,抑制带宽范围外信号;功放对滤波过后的信号进行放大,提高信号功率。

射频发射模块包括窄带滤波器和功放,窄带滤波器对信号处理模块输入信号进行滤波,抑制带宽外信号;功放对滤波过后的信号进行放大,提高发射功率。

该数据链对于捕获跟踪阶段选择BPSK调制,在数据阶段选择QPSK调制,简化捕获跟踪的算法,同时对于数据进行RS信道编码,511的直扩编码,将BPSK调制的同步头和QPSK调制的数据流发送至微波发射模块,并通过发射天线辐射。

在硬件设计上使用FPGA+AD9361架构。AD9361的频段可定制,能够规避通用频段,在信道传输上抗干扰能力得到大幅度提高;FPGA能够对传输信号进行软件编码,通过伪随机码的扩频,不仅能够使信号能量大幅度下降,从而使信号隐藏在噪声中,同时能够灵活的使用不同的信道编码,被诱捕的可能性较低;同时在微波接收模块设计上使用上下两个天线,在恶掠天气环境下当设备切斜或者颠倒时能够使用另一个天线进行通信。

如图2所示,信号处理单元对数据进行处理的具体过程:

第一,对输入数据流进行1/3卷积信道编码,具体地:卷积编码公式为1001111,使用Vivado 自带的卷积编码IP核进行处理,使用卷积编码能够提高接收机灵敏度,抵抗信道中出现的随机噪声;

第二,对进行1/3卷积信道编码后的数据添加同步头,同步头用作解调过程中帧头的识别和判断;

第三,对添加同步头后的数据流进行差分编码,通过差分编码能够抵抗信号在调制传输过程中出现的相位翻转问题;

第四,对差分编码的数据流添加导频头;导频头为一组重复序列,导频头长度为168,发送数据为1;

第五,对导频头数据流、同步头数据流和源数据流分别进行511的直扩编码,直扩编码采用伪随机序列,伪随机序列为一组随机的0、1,其出现连续0、1的概率为1/2n+1,其中,n为 0、1连续出现的长度;

第六,对进行直扩编码后的导频头进行BPSK调制;对进行直扩编码后的同步头数据流和源数据流分别进行QPSK调制;

第七,在接收端进行数据捕获,具体地:首先,使用本地伪随机和接收数据在频域进行共轭相乘;其次,对进行共轭相乘后的数据流进行IFFT运算,转换到时域进行峰值的判断,从而能够知道数据是否捕获成功,完成扩频码的粗校准;

第八,进行数据跟踪,具体地,首先,使用1阶锁频环对捕获到的数据流进行频偏跟踪,用以弥补设备在运动中出现的多普勒频偏,同时,使用2阶码环对数据码偏进行跟踪,校准输出数据;其次,使用2阶锁相环对数据校准后输出的数据进行相偏的跟踪,用以弥补设备在传输过程中存在的相位延迟,同时,使用2阶码环对数据码偏进行跟踪,校准输出数据;

第九,对校准后输出的数据进行差分解码和帧同步处理,用以提取出传输的有效数据;

第十,对第九步中传输有效数据进行Viterbi译码和组帧处理,用以完成信道解码,纠正数据传输过程中出现的随机错误,同时对有效数据进行输出。

本发明能够在25公里范围内,实现设备间的稳定、安全、可靠的通信。

再多了解一些
当前第1页1 2 3 
网友询问留言 已有0条留言
  • 还没有人留言评论。精彩留言会获得点赞!
1