FPGA远程加载与调试系统的制作方法

文档序号:22246648发布日期:2020-09-15 20:38
FPGA远程加载与调试系统的制作方法

本实用新型涉及fpga调试技术领域,尤其涉及一种fpga远程加载与调试系统。



背景技术:

现含有xilinxfpga的军用电子系统及功能模块中的fpga程序经常需要修改和更新。现有的fpga调试存在以下问题:

1、电子设备在使用中往往安装在人员不可到达或不可长时间固定调试的位置,比如目前船/舰载中的综合桅杆,设备被统一放置到桅杆上,如果采用传统的usb调试方式,jtag信号线需要直插到设备的调试口,因为usb数据线1-2米的有效长度限制导致只能将设备拆卸下来进行单独调试、或者人员长时间在桅杆上工作,必要时甚至要将板卡调试口露出单独进行调试;

2、在阵列化分布的产品中,比如常见的雷达阵列,可能有成百上千个阵元,每个阵元中都有fpga,当需要进行大面积维护时,使用传统方式就需要对阵元设备进行拆解,然后使用usb仿真器逐一调试,这个工作量是非常庞大的;

3、分机设备要实现传统的usb调试,往往要将每个fpga单板的jtag接口单独引出到分机面板,当要切换调试目标时需要将仿真器切换至对应的jtag口;

4、对于设备的维护工作,如果想实现设备的在线升级或远程升级功能,就需要在板卡设计阶段添加相应的复杂远程升级电路。



技术实现要素:

本实用新型的目的就在于为了解决上述问题而提供一种fpga远程加载与调试系统。

为了实现上述目的,本实用新型提供一种fpga远程加载与调试系统,包括微控制器,微控制器设置jtag接口和网络接口,微控制器通过jtag接口连接fpga,微控制器通过网络接口连接网络物理层,网络物理层与调试主机通过网络通讯连接,微控制器内封装有用于网络信号解析、xvc信号转化的主控芯片,xvc协议集成于主控芯片,调试主机将配置指令通过网络发送给微控制器,微控制器模拟产生jtag时序,jtag时序通过jtag接口发送给fpga,fpga完成配置。

本实用新型的有益效果在于:

本实用新型涉及的fpga远程加载与调试系统,突破距离的限制:仅需要通过网线连接到待调试设备,便可以实现在远端进行fpga调试,以及fpga的程序固化更新;

突破数量的局限:使用fpga远程加载与调试系统,只需要使用交换机将所有阵元接入到一个封闭的局域网络,远程终端就可以通过交换机的任意端口对局域网中节点进行访问,实现对交换网络中任意阵元的fpga进行调试,甚至可以采用广播的方式同时更新整个网络中的各节点程序;

便捷的实现路径:交换网络融入fpga远程加载与调试系统中,以极小代价解决板卡数量和分机上jtag口之间的矛盾,当调试主机接入到交换网络中时,只需在集成设计环境中切换到不同ip即可调试不同板卡,无需反复插拔仿真器,不论板卡数量,对外都只需要一个网线接口。

附图说明

附图是用来提供对本公开的进一步理解,并且构成说明书的一部分,与下面的具体实施方式一起用于解释本公开,但并不构成对本公开的限制。在附图中:

图1是本实用新型所述的fpga远程加载与调试系统的连接框图;

图2是主控芯片的连接框图。

具体实施方式

以下结合附图对本公开的具体实施方式进行详细说明。应当理解的是,此处所描述的具体实施方式仅用于说明和解释本公开,并不用于限制本公开。

如图1所示,本实用新型涉及的fpga远程加载与调试系统,包括微控制器,微控制器设置jtag接口和网络接口,微控制器通过jtag接口连接fpga,微控制器通过网络接口连接网络物理层,网络物理层与调试主机通过网络通讯连接,微控制器内封装有用于网络信号解析、xvc信号转化的主控芯片,xvc协议集成于主控芯片,调试主机将配置指令通过网络发送给微控制器,微控制器模拟产生jtag时序,jtag时序通过jtag接口发送给fpga,fpga完成配置。

本实用涉及的微控制器采用的是内嵌armcortextmm3核的32位高性能通用微控制器。它采用arm高性能双总线架构。其中内核最高工作频率可达75mhz,内置支持32位单周期硬件乘法运算。先进的armthrum指令集技术,使指令更加精简,易于程序的设计和调试。

主控芯片集成到微控制器中,主控芯片在系统中的连接如图2所示。xvc协议进行二次开发和重新封装于主控芯片,使该协议可高效运行在超低功耗的芯片中,它发挥等同于jtag线缆的作用,允许用户通过以太网直接进行xilinxfpga的jtag调试,而无需再使用usb仿真器,通过汇编级优化和jtag时序拟合,可以单芯片实现完整的以太网tcp协议解析和xvc信号转化,整个技术方案完全国产化自主可控。

调试主机通过ip地址同网络物理层建立连接后,调试主机开始向网络物理层发送getinfo信息用于获取xvc服务器的版本,网络物理层收到该信息后反馈相应版本信息。调试主机再开始向网络物理层发送settck信息,网络物理层反馈通信时钟信息。调试主机再开始向mcu发送shitf信息,包含tms、tdi数据内容和数据长度,网络物理层依次将每一个bit位数据tms、tdi数据发送给fpga,并且从tdo接口读取一个bit数据。将最终读取完的所有数据再通过网络返回给调试主机。

以上结合附图详细描述了本公开的优选实施方式,但是,本公开并不限于上述实施方式中的具体细节,在本公开的技术构思范围内,可以对本公开的技术方案进行多种简单变型,这些简单变型均属于本公开的保护范围。

另外需要说明的是,在上述具体实施方式中所描述的各个具体技术特征,在不矛盾的情况下,可以通过任何合适的方式进行组合,为了避免不必要的重复,本公开对各种可能的组合方式不再另行说明。

此外,本公开的各种不同的实施方式之间也可以进行任意组合,只要其不违背本公开的思想,其同样应当视为本公开所公开的内容。

再多了解一些
当前第1页1 2 3 
网友询问留言 已有0条留言
  • 还没有人留言评论。精彩留言会获得点赞!
1