一种应用于射频信号接收机的中频直流失调校准DCOC电路的制作方法

本发明涉及无线电子通信领域，具体是一种应用于射频信号接收机的中频直流失调校准dcoc电路。

背景技术：

随着物联网技术服务千家万户，要求移动无线通信技术中接收机的功耗和成本越来越低。为了迎接挑战，低中频/零中频接收机和直接上变频调制发射机结构成为了主流选择。接收机中频部分增益通常约为70db，混频器本振信号lo泄漏与lo自混频产生的直流分量会在中频部分产生很大的直流失调，使得中频部分电路饱和，导致接收信号检测没法正常进行。

为了抑制直流失调，传统做法是在低通滤波器（lpf）与可变增益放大器（vga）之间插入一个低转折频率的rc高通滤波器，如图1所示。一般而言，这个转折频率较低，需要的电阻和电容极大，而且电容无法用mos晶体管实现，大电容的版图极占面积。为了克服传统做法的缺点，人们设计了一种经典的实现方法，如图2所示。这种校准直流失调的方法能够校准中频所有级的直流失调，而且电容可以由mos晶体管实现，然而，其会提高转折频率，需要更大的电容和电阻，其面积也会较大。

技术实现要素：

本发明的目的在于克服现有技术中直流失调校准电路存在高转折频率和版图面积大的问题，提供了一种应用于射频信号接收机的中频直流失调校准dcoc电路，其能实现低的直流失调校准高通转折频率和较小的版图面积的，减小芯片整体面积，降低制造成本。

本发明的目的主要通过以下技术方案实现：

一种应用于射频信号接收机的中频直流失调校准dcoc电路，包括运算放大器opa1、nmos晶体管m1、nmos晶体管m2、电阻r1、电阻r2、电阻r3、电阻r4、电容c1及电容c2，所述运算放大器opa1设有两个输入端和两个输出端，运算放大器opa1的一个输出端连接电阻r2，所述电容c1的两端分别与该输出端和运算放大器opa1同相输入端连接，所述电阻r2另一端外接可变增益放大器的dcocp管脚；所述运算放大器opa1的另一个输出端连接电阻r4，所述电容c2的两端分别与该输出端和运算放大器opa1反相输入端连接，所述电阻r4另一端外接可变增益放大器的dcocn管脚；所述nmos晶体管m1栅极和nmos晶体管m2栅极均用于输入基准电压vref，nmos晶体管m1源极与运算放大器opa1同相输入端连接，其漏极与电阻r1一端连接，所述电阻r1相对连接nmos晶体管m1漏极端的另一端外接低通滤波器输出端；所述nmos晶体管m2源极与运算放大器opa1反相输入端连接，其漏极与电阻r3一端连接，所述电阻r3相对连接nmos晶体管m2漏极端的另一端外接低通滤波器输出端。

本发明应用时，通过控制基准电压vref使nmos晶体管m1和nmos晶体管m2工作在亚阈值区域，提供一个极大地电阻值，如此，电阻r1、电阻r3、电容c1及电容c2的值可以做到较小，实现低的直流失调校准高通转折频率和较小的版图面积的目的。

进一步的，所述nmos晶体管m1和nmos晶体管m2两者尺寸相同。如此，本发明中nmos晶体管m1和nmos晶体管m2两者的电阻相等。

进一步的，所述运算放大器opa1包括pmos晶体管m3、pmos晶体管m4、pmos晶体管m5、pmos晶体管m8、pmos晶体管m9、pmos晶体管m10、pmos晶体管m11、pmos晶体管m14、pmos晶体管m15、电容c3、电容c4、电阻r5、电阻r6及共模电平负反馈控制电路，所述pmos晶体管m3、pmos晶体管m4及pmos晶体管m5三者的源极均接电源，三者的栅极相互连接；所述pmos晶体管m3漏极与pmos晶体管m10漏极连接，且pmos晶体管m3漏极与pmos晶体管m10漏极之间的线路上设有一个输出端；所述pmos晶体管m5漏极与pmos晶体管m11漏极连接，且pmos晶体管m5漏极与pmos晶体管m11漏极之间的线路上设有一个输出端；所述pmos晶体管m8与pmos晶体管m9两者的源极连接，pmos晶体管m4连接于pmos晶体管m8源极与pmos晶体管m9源极之间的线路上，pmos晶体管m8与pmos晶体管m9两者的栅极均作为输入端；所述pmos晶体管m8漏极与pmos晶体管m14漏极连接，所述pmos晶体管m10栅极连接于pmos晶体管m8漏极与pmos晶体管m14漏极之间的线路上，所述电容c3与电阻r5串联，该串联支路两端分别与pmos晶体管m10栅极和漏极连接；所述pmos晶体管m9漏极与pmos晶体管m15漏极连接，所述pmos晶体管m11栅极连接于pmos晶体管m9漏极与pmos晶体管m15漏极之间的线路上，所述电容c4与电阻r6串联，该串联支路两端分别与pmos晶体管m11栅极和漏极连接；所述pmos晶体管m10、pmos晶体管m14及pmos晶体管m15三者的源极均接地，所述共模电平负反馈控制电路用于向pmos晶体管m14栅极和pmos晶体管m15栅极输入反馈信号。本发明的运算放大器opa1采用pmos作为输入级的全差分两级运算放大器，采用了全对称交叉结构，包括差分对的共质心匹配和正负支路尾电流源的交叉匹配，能减小直流失调。

进一步的，所述共模电平负反馈控制电路包括pmos晶体管m6、pmos晶体管m7、pmos晶体管m12、pmos晶体管m13、pmos晶体管m16、pmos晶体管m17、电容c5、电容c6、电阻r7及电阻r8，所述pmos晶体管m6和pmos晶体管m7两者的源极均与电源连接，pmos晶体管m7漏极与其栅极连接，且其漏极用于输入参考电流信号；所述pmos晶体管m12源极与pmos晶体管m13源极连接，pmos晶体管m6连接于pmos晶体管m12源极与pmos晶体管m13源极之间的线路上，pmos晶体管m13栅极用于输入参考电平；所述电容c5与电阻r7并联，该并联支路一端与pmos晶体管m12栅极连接，另一端与pmos晶体管m5漏极和pmos晶体管m11漏极之间的输出端连接；所述电容c6与电阻r8并联，该并联支路一端与pmos晶体管m12栅极连接，另一端与pmos晶体管m3漏极和pmos晶体管m10漏极之间的输出端连接；所述pmos晶体管m12源极与pmos晶体管m17源极均接地，pmos晶体管m12漏极与pmos晶体管m16漏极连接，pmos晶体管m16漏极与其栅极连接，pmos晶体管m16栅极与pmos晶体管m6栅极和pmos晶体管m7栅极连接用于反馈信号；所述pmos晶体管m13栅极用于输入参考电平，pmos晶体管m13漏极与pmos晶体管m17漏极连接，pmos晶体管m17漏极与其栅极连接。如此，本发明的共模电平负反馈控制电路，通过运放的作用使运算放大器opa1的输出电平与参考电平vcom相等。

综上所述，本发明与现有技术相比具有以下有益效果：本发明应用时，采用亚阈值工作状态的nmos晶体管m1和nmos晶体管m2作为反馈大电阻，实现低的高通转折频率和较小的版图面积，从而减小芯片整体面积，降低生产成本。

附图说明

此处所说明的附图用来提供对本发明实施例的进一步理解，构成本申请的一部分，并不构成对本发明实施例的限定。在附图中：

图1为传统校正直流失调电路原理图；

图2为经典校正直流失调电路原理图；

图3为本发明一个具体实施例的电路原理图；

图4为图3所述电路应用时的电路原理图；

图5为图3中运算放大器的电路原理图。

具体实施方式

为使本发明的目的、技术方案和优点更加清楚明白，下面结合实施例和附图，对本发明作进一步的详细说明，本发明的示意性实施方式及其说明仅用于解释本发明，并不作为对本发明的限定。

实施例：

如图3及图4所示，一种应用于射频信号接收机的中频直流失调校准dcoc电路，包括运算放大器opa1、nmos晶体管m1、nmos晶体管m2、电阻r1、电阻r2、电阻r3、电阻r4、电容c1及电容c2，本实施例的运算放大器opa1设有两个输入端和两个输出端，运算放大器opa1的一个输出端连接电阻r2，电容c1的两端分别与该输出端和运算放大器opa1同相输入端连接，电阻r2相对连接运算放大器opa1输出端的另一端外接可变增益放大器的dcocp管脚。本实施例的运算放大器opa1的另一个输出端连接电阻r4，电容c2的两端分别与该输出端和运算放大器opa1反相输入端连接，电阻r4相对连接运算放大器opa1输出端的另一端外接可变增益放大器的dcocn管脚。本实施例的nmos晶体管m1和nmos晶体管m2两者尺寸相同，nmos晶体管m1栅极和nmos晶体管m2栅极均用于输入基准电压vref，nmos晶体管m1源极与运算放大器opa1同相输入端连接，其漏极与电阻r1一端连接，电阻r1相对连接nmos晶体管m1漏极端的另一端外接低通滤波器输出端。本实施例的nmos晶体管m2源极与运算放大器opa1反相输入端连接，其漏极与电阻r3一端连接，电阻r3相对连接nmos晶体管m2漏极端的另一端外接低通滤波器输出端。

本实施例应用时采用tsmc0.18umcmos工艺设计制造，可变增益放大器的inp管脚和inn管脚的信号来自混频器mixer本振信号lo泄漏与lo自混频产生的直流分量。本实施例的运算放大器opa1的作用是把输出的直流电压负反馈回输入端，运算放大器opa1的一个输出端通过电阻r2与可变增益放大器的dcocp管脚连接，运算放大器opa1的另一个输出端通过电阻r4与可变增益放大器的dcocn相连，能减小直流失调电压。

如图5所示，本实施例的运算放大器opa1包括pmos晶体管m3、pmos晶体管m4、pmos晶体管m5、pmos晶体管m8、pmos晶体管m9、pmos晶体管m10、pmos晶体管m11、pmos晶体管m14、pmos晶体管m15、电容c3、电容c4、电阻r5、电阻r6及共模电平负反馈控制电路，其中，pmos晶体管m3、pmos晶体管m4及pmos晶体管m5三者的源极均接电源，三者的栅极相互连接。本实施例的pmos晶体管m3漏极与pmos晶体管m10漏极连接，且pmos晶体管m3漏极与pmos晶体管m10漏极之间的线路上设有一个输出端outp。本实施例的pmos晶体管m5漏极与pmos晶体管m11漏极连接，且pmos晶体管m5漏极与pmos晶体管m11漏极之间的线路上设有一个输出端outn。本实施例的pmos晶体管m8与pmos晶体管m9两者的源极连接，pmos晶体管m4连接于pmos晶体管m8源极与pmos晶体管m9源极之间的线路上，pmos晶体管m8的栅极作为输入端inp，与pmos晶体管m9的栅极作为输入端inn。本实施例的pmos晶体管m8漏极与pmos晶体管m14漏极连接，pmos晶体管m10栅极连接于pmos晶体管m8漏极与pmos晶体管m14漏极之间的线路上，电容c3与电阻r5串联，该串联支路两端分别与pmos晶体管m10栅极和漏极连接。本实施例的pmos晶体管m9漏极与pmos晶体管m15漏极连接，pmos晶体管m11栅极连接于pmos晶体管m9漏极与pmos晶体管m15漏极之间的线路上，电容c4与电阻r6串联，该串联支路两端分别与pmos晶体管m11栅极和漏极连接。本实施例的pmos晶体管m10、pmos晶体管m14及pmos晶体管m15三者的源极均接地，共模电平负反馈控制电路用于向pmos晶体管m14栅极和pmos晶体管m15栅极输入反馈信号。

本实施例的共模电平负反馈控制电路包括pmos晶体管m6、pmos晶体管m7、pmos晶体管m12、pmos晶体管m13、pmos晶体管m16、pmos晶体管m17、电容c5、电容c6、电阻r7及电阻r8，其中，pmos晶体管m6和pmos晶体管m7两者的源极均与电源连接，pmos晶体管m7漏极与其栅极连接，且其漏极用于输入参考电流信号iref。pmos晶体管m12源极与pmos晶体管m13源极连接，pmos晶体管m6连接于pmos晶体管m12源极与pmos晶体管m13源极之间的线路上，pmos晶体管m13栅极用于输入参考电平。本实施例的电容c5与电阻r7并联，该并联支路一端与pmos晶体管m12栅极连接，另一端与pmos晶体管m5漏极和pmos晶体管m11漏极之间的输出端连接。本实施例的电容c6与电阻r8并联，该并联支路一端与pmos晶体管m12栅极连接，另一端与pmos晶体管m3漏极和pmos晶体管m10漏极之间的输出端连接。本实施例的pmos晶体管m12源极与pmos晶体管m17源极均接地，pmos晶体管m12漏极与pmos晶体管m16漏极连接，pmos晶体管m16漏极与其栅极连接，pmos晶体管m16栅极与pmos晶体管m6栅极和pmos晶体管m7栅极连接用于反馈信号。本实施例的pmos晶体管m13栅极用于输入参考电平vcom，pmos晶体管m13漏极与pmos晶体管m17漏极连接，pmos晶体管m17漏极与其栅极连接。

本实施例的运算放大器opa1采用pmos作为输入级的全差分两级运算放大器，通过运放的作用使outp，outn的输出电平与参考电平vcom相等。为了减小直流失调，运算放大器opa1的版图采用了全对称交叉结构，包括差分对的共质心匹配和正负支路尾电流源的交叉匹配。

本实施例应用时支持2v～3.6v供电电压，一能增加芯片的应用范围，2v～3.6v供电电压芯片均能正常工作；二能增强电源的续航能力，比如，外部3.3v电池供电，当电池电量降到2v时，芯片也能正常工作。

本实施例通过控制基准电压vref使nmos晶体管m1和nmos晶体管m2工作在亚阈值区域，电阻r1、电容c1及工作在亚阈值区的nmos晶体管m1形成的mos电阻构成一个低转折频率的高通滤波器，电阻r3、电容c2及工作在亚阈值区的nmos晶体管m2形成的mos电阻构成一个低转折频率的高通滤波器。假定vga与lpf总电压增益为g，工作于亚阈值区晶体管阻抗为rmos，rmos>>r1和r3，推导出高通滤波器转折频率f≈g/crmos。由于rmos电阻极大，f可以做到极低（本实施例f可低至330khz），而且r1、r3、c1及c2的值均可以做到较小，能减小版图面积，实现低的直流失调校准高通转折频率和较小的版图面积的目的。

以上所述的具体实施方式，对本发明的目的、技术方案和有益效果进行了进一步详细说明，所应理解的是，以上所述仅为本发明的具体实施方式而已，并不用于限定本发明的保护范围，凡在本发明的精神和原则之内，所做的任何修改、等同替换、改进等，均应包含在本发明的保护范围之内。