专利名称：数字解调电路的制作方法
技术领域：
本发明是有关对于以数字信号调制过的调制波进行解调的数字解调装置，以及使用于该数字解调装置的AFC(自动频率控制)电路，时钟信号再生电路，位错误推定电路。
在利用电话线路之类的有线方式的数据传送，基地电台之间的微波通信或者光通信等技术领域中，已经逐渐实现数字化通信。近年来，对于以往较为落后的汽车电话或携带式电话等移动式通信装置的数字化的研究也在大力开展。
在数字移动式通信的领域中，一般多采用不易受到传送路线中的振幅失真所影响的角度调制方式。
关于数字信号的调制及解调方式，较有名的是根据数字信号的状态值而改变载波的振幅的振幅调制方式，以及改变相位或频率的角度调制方式。而在数字移动式通信的领域中，一般多采用不易受到传送路线中的振幅失真所影响的角度调制方式。
首先就角度调制方式以具有优异的抗失真特性的适用于移动式通信的π/4移位4相的相位调制(π/4移位QPSK)方式为例做简单说明。
图16是显示π/4移位QPSK调整装置的基本构成的方块图。
串行/并行转换器1用于将所输入的数字的2进制数据列转换成以2位为一组的单位数据(X、Y)。一般称这个单位数据为1符号(symbol)，以此作为一周期进行处理。差动编码信号2用于对于信号的变化值(差值)产生一个由负责(X、Y)的信息的I通道和Q通道所构成的基带信号，该基带信号被低通滤波器(LPF)3，4限制其带宽。而载波WC的同相位以及其正交成分各自乘以这个被限制带宽的基带信号而将振幅调制后，再将两者合在一起获得调制波。
这种π/4移位QPSK方式是以根据2对信号“1”、“0”分配振幅“A”、“-A”，并且对于1符号给予4个信号点数据(I、Q)，再进行相位调制的4相的相位调制(QPSK)方式作为基础的。亦即，如显示出I、Q信号点的配置的图17(a)所示，针对每一个符号交替使用如图中黑点所表示的QPSK的信号点配置，以及将此移位π/4角度后的如图中的白点所表示的信号点配置来进行相位调制的方式。因此，与先行的符号之间的相位差△φ必然成为π/4的奇数倍，而与所输入的单位数据(X、Y)之间的关系就可用图17(b)来表现。
以上简单说明了角度调制的方式，至于用来将调制波进行解调的方式，较有名的有同步检波方式和延迟检波方式。理论上，虽然同步检波方式具有优异的特性，但在易产生衰减(fading)的条件下反而较不利，尤其是在易产生急剧的相位变动的数字移动式通信中仍以较之同步检波方式具有更好的特性的延迟检波方式较适合。
所谓延迟检波是以经具有预定的延迟时间的延迟电路延迟后的调制波作为基准，而进行下一个调制波的检视，因此所述调制波必须为经前述的差动编码信号所调制过的调制波。再者，延迟检波不必再生其中的载波，在构造上较同步检波方式简单，所以较适合移动式通信。
例如在前述的π/4移位QPSK的情况下，是以先行1个符号的调制波的相位为基准，再检视下一个调制波在求得两者的相位差△φ，再将这个相位差△φ遵照图17(b)来进行解码即可。图18是显示利用延迟检波来将π/4移位QPSK调制波予以解调的以往的数字解调装置的一个例予的方块图。
相位调制波利用与载波Wc相同频率的信号以及将这个信号移位π/2角度后的信号来分别构成I通道和Q通道的基带信号。这两种I信号和Q信号分别经过低通滤波器5、6之后，再由模拟/数字转换器(A/D)7、8来进行数字化。
在延迟检波电路9中对于已经数字化后的信号I，Q检测出其与先行1个符号的信号之间的信号点配置上的不同，即检查出相位差△φ，并且根据图17(b)所示的关系予解码成X、Y。
自延迟检波电路9所输出的检波信号被送往数据识别部11、12以及时钟信号再生电路13。时钟信号再生电路13用于决定后述的定时点(timingpoint)，再据此针对每1个符号周期为数据识别部2根据前述定时时钟信号从检波信号来定义基本数据(X、Y)，该基本数据(X、Y)再经并行/串行转换器14解调成调制前的2进制数据列的信号。
图19显示出利用重复几次画下来自延迟检波电路9的X侧输出端的检波信号所获得的眼(eye)图。一般而言，由2进制信号(X＝)1或0所定义的眼图的最张开处的点(定时点)10的信号电平是作为各符号的解调数据供识别之用的。
在上述的解调处理中，最重要的是如何决定前述定时点，以往的时钟信号再生电路虽然用来决定前述定时点以产生定时时钟信号，但其获得定时点的手法，一般是使用零交叉(Zerocross)点检测法，即从延迟检波电路9的一个输出端取出检波信号，以检测出在零点(位于2进制的电平的中间位置的预定电平)交叉的点，亦即图19中，以图号15表示的零交叉点，并求出位于从该零交叉点15偏移1/2符号周期的位置10，将此当作定时点信号输出到数据识别部11、12。
但是，这种利用零交叉点检测出定时点的时钟信号再生电路，从图19的眼图形状亦可看出，实际上数据交叉经过零点的点乃是如图中箭头△t所示，分布在很广的范围中，因此难以找到正确的零交叉点。如果只单纯将从零交叉点偏移1/2符号周期后的位置当作定时点的话，由于眼图最外张处的点从所预期的位置偏离而发生位错误(biterror)的比例将会变大，一般都采用读取比较多数个零交叉点，同时求出其中间值，将其当作真的零交叉点的方法，但是要定义出这个真的零交叉点必须耗费相当多的时间，这是其缺点。
尤其是对于近年来所用的无线通信的数字化系统而言，这种系统必须频繁地切换通信频道，而且每次切换时都必须设定前述的定时点，这成为这种方法极大的缺点。
另外，在以数字化无线通信为主的日本特开平3-205940号公报中提示出的一种手法是借助于先检测出对先行的调制波进行准同步检波所获得的基带信号I、Q的各信号点到底是位于I、Q座标轴上的那一个位置，若前述的信号点已经从预定的信号点配置偏离，则为预测本来的位置，将该偏离加以修正，而利用改变检波电路的延迟时间以使相位移位来进行同步修正。例如当所检测出来的信号点位于图20中的X点所示的位置时，预测前述的X点应是属于该图中以黑点表示的预定的信号点配置当中最靠近该X点的P点位置之点，从而决定出相位的移位量(偏离量)。
但是这种方法的缺点为如果一开始时的定时点的偏离很大，则针对每次1个符号检波所产生误差反覆进行修正的可能性很大，因此需要耗费相当多的时间才能完成进入同步。
图21显示用来对图18所示的π/4移位QPSK调制波进行解调的具有AFC电路27的数字解调装置的方块图。在调制波中混入基准频率将其转换成中间频率后，将该中间频率信号经过带通滤波器20以及限幅器21输入到相位量化电路22，对于被该相位量化电路22根据其相位加以量化后的信号，使用具有1个符号周期延迟时间的延迟检波电路23，求出该信号与先行1个符号的信号之间的差值以计算出相位差。
前述的相位差信号在解码电路24中被解码成数字信号X、Y，并根据来自时钟信号再生电路25的信号来定义该信号X、Y。再将其利用并行/串行转换器26转换成数据列，即可获得解调信号。
对于π/移位QPSK调制波的情况，延迟检波后的相位差理应为图22(a)所示的4个白色圆点记号中的一个，但若发生频率漂移，则为图22(b)中的X记号中的一点，两者之间的相位偏离量相当于每1个符号的频率漂移量。
因此，一般都具备了用来修正调制波的频率漂移的AFC电路，利用上下计数器(up-downcounter)28来计数该延迟检波电路23的输出，用以估计相位偏离的程度，再将此计数值经过滤波器29进行数字/模拟转换，并改变用以产生前述的基准频率的VCX030的频率使得相位点的位置与白色圆点趋于一致。
但是，若频率漂移太大，例如图23所示，原来应该出现在白色圆点A位置的相位点变成出现在白色圆点B旁的宾X记号位置，AFC电路27会误判白色圆点B为真值，而朝错误方向进行修正，以至于无法获得正确的解调数据，这是其缺点所在。
再者，移动式通信的情况，一般而言，是在每一个预定的区域内配置基地台，而移动台则是透过这个基地台进行通信的，如图24所示，移动台35是从邻近的基地台A、B及C当中选择出线路状态最佳的一个台进行通信。
此时，用以判断线路状态良否的手段，一般是采用比较自各基地台传送来的电波的电场强度的方式，以及测定可用来检测出杂音等线路状态和解调装置的同步状态等的位错误率(BER)的方式，或者结合采用这两种方式。
关于位错误率的测定方法，一般而言是有两种方法，其一是如图25(a)所示，在送信侧对将声音等信息已经过数字化后的信息数据列，每隔预定的间隔就插入特定的位错误率测定用的数据列(N位)，而在接收侧进行解调时则检测出从前述的位错误率测定用的数据列所误收到的位数(n)，计算出位错误率(n/N);另一种是如图25(b)所示，将信息数据列以每几个位(图中是以8个位)为一组，在每一组中插入奇偶校验位，而在接收进行奇偶校验，以推定出位错误率。
但是，前述的位错误率测定方法，除了信息数据列之外，必须插入位错误率测定专用的数据列或者奇偶校验位，这会导致通信效率恶化，此其缺点所在。尤其是前者，其缺点是在送出位错误率测定用的数据列的期间，必须中断信息数据列。
本发明是为了去除以往使用的数字解调装置及该解调电路中的时钟信号再生电路，AFC电路，位错误率推定的装置的缺点而开发的。本发明的第1目的在于提供一种可在极短时间内检测出解调的定时点，并可获得良好的解调信号的时钟信号再生电路，以及采用该时钟信号再生电路的数字解调装置。
本发明的第2目的在于提供一种在送信侧不必插入信息以外的特定数据列，从而可将通信效率的恶化抑制到最小限度的位错误率推定装置。
本发明的第3目的在于提供一种即使发生较大的频率漂移也能朝正确方向进行适当值的修正的AFC电路。
为达到前述第1目的，提供一种根据预定的检波手段来检测调制波的数字解调装置的时钟信号再生电路，包括相关检测装置，用于利用针对每一个单位数据周期(符号周期)预先设定的数个抽出点来对解调过程中的信号进行采样，以检测出互相邻接的每两个抽出点的相关;及相关判定装置，用于根据比较由该相关检测装置所检测出来的相关大小来判定最大相关的抽出点对;
并且该相关判定装置根据前述的判定在呈现最大相关的抽出点产生定时时钟信号。
此外，前述的时钟信号再生电路，包括相关检测装置，用于利用针对每一个单位数据周期(符号周期)预先设定的数个抽出点来对于解调过程的信号进行采样，以检测出互相邻接的每两个抽出点的相关;及相关判定装置，用于根据比较由该相关检测装置所检测出来的相关大小来判定出最大相关的抽出点来对以及第二大相关的抽出点对，并且根据该判定来产生定时时钟信号;及相位移位装置，用于移动前述的数字信号的相位使自前述两个抽出点对检测出来的相关趋于相等。
为达到前述第2目的，提供一种根据预定的检波手段来检测调制波以进行解调的数字解调装置中的位错误率推定装置，其利用针对每单位数据周期(符号周期)预先设定的数个抽出点来对解调过程的信号进行采样，以检测出互相邻接的每两个抽出点的相关，并且根据所检测出来的相关的分布来推定位错误率。
为达到前述第3目的，提供一种根据预定的检波手段来检测调制波以进行解调的数字解调装置中的AFC电路，包括位错误率推定装置，用于利用针对每一个单位数据周期预先设定的数个抽出点来对解调过程的信号进行采样，以检测出互相邻接的每两个抽出点的相关，并且根据所检测出来的相关分布来推定位错误率;及位错误率测定装置，用于根据以预定的间隔被插入调制波中的位错误率测定用数据列来测定位错误率。
并且藉比较两者的位错误率来修正调制波的频率漂移。
附图的简单说明图1是将本发明的时钟信号再生电路的一种实施例应用在数字解调装置构成的方块图。
图2是相关检测电路的具体构成例的方块图。
图3是XOR门的输出/输入特性的特性图。
图4是本发明的数字解调装置的第2实施例的方块图。
图5(a)、(b)分别是用来说明相位量的化电路的动作的说明图。
图6是本发明的数字解调装置的其他实施例的方块图。
图7是解调过程中的检波信号的眼图。
图8是抽出点的设定例的图。
图9(a)、(b)分别显示位错误率与Eb/NO或与抽出点的关系。
图10显示抽出点的相关值的分布。
图11是将本发明的位错误率推定装置的一种实施例应用于数字解调装置构成的方块图。
图12是相关检测电路的具体构成的方块图。
图13是对于位错误率的测定进行仿真的结果的图表。
图14是将本发明的AFC电路的一种实施例应用在数字解调装置构成的方块图。
图15是位错误率推定装置的具体构成图。
图16是π/4移位QPSK调制装置的基本构成的方块图。
图17(a)、(b)分别是用来说明π/4移位QPSK调制方式的说明图。
图18是以往的解调装置的基本构成方块图。
图19是检波信号的眼图。
图20说明以往的预测相位偏移的手段。
图21是π/4移位QPSK调制装置的方块图。
图22(a)、(b)是分别说明频率漂移所引起的相位图的变化。
图23是说明较大的频率漂移所引起的相位点的变化。
图24是移动式通信系统的模式图。
图25是说明以往的位错误率的测定方法。
图26是显示抽出点的设定例。
以下结合实施例所示的图面详细说明本发明。
从图19所示的眼图可看出，在眼图最外张的定时点10处，检波信号的电平是较高密度集中的a或-a(X＝1或0)，在其旁边，几乎所有的时候都与定时点10电平相同。相反地，随着远离定时点10而逐渐接近零交叉点15，电平不一致的概率变高。
亦即，若针对1个符号周期分的检波信号设定数个抽出点，对该抽出点的信号电平进行采样，以取得相邻的两个抽出点的信号电平之间的相关，则在信号电平一致的定时点附近的相关趋大，两个抽出点的信号电平不相同的，其相关趋小。换言之，在图19中的10点处的采样值的相关趋大，在15点处的采样值的相关却趋小。
本发明正是着眼于这种关系，通过检测出相关并比较这些相关的大小，来检测出定时点，进而获得良好的解调信号。
具体地说，是如图26所示，在每1个符号周期利用预定的抽出点(该图中的每1个符号为8个抽出点)来对信号电平进行采样，并检测出互相邻接的抽出点的采样数据彼此间例如P1和P2、P2和P3，……等依序下去的相关之后，比较这些相关数据的大小，以求得最大的相关的抽出点对(该图中预测为P4和P5的点对或者P5和P6的点对)，并将该抽出对中的其中一方设定为定时点。
图1是将本发明的时钟信号再生电路的一种实施例应用在数字解调装置，构成的方块图。图中与图18相同的部分皆标注同一图号，并省略其说明。
本发明的时钟信号再生电路40是由相关检测电路41及相关判定电路42所构成，相关检测电路41是利用针对每1个符号周期预先设定的数个抽出点来对从延迟的检波电路9输出的检波信号X、Y的电平分别进行采样，并且以互相邻接的两个抽出点当作1组，检测出所采样的信号彼此之间的相关，将检测出来的相关加入到分别针对X、Y所设定的每一组抽出点，在分别累积了数个符号分之后，输出到相关判定电路42。
图2是相关检测电路41的具体构成例的方块图，延迟电路43和44都具有相当于抽出点的间隔的延迟时间τ，借助于直接将检波信号输入到XOR(异或逻辑)门45、46的一个输入端，经所述延迟电路43、44将检波信号X、Y输入到XOR门45、46的另一个输入端，就可以检测出与先前一个抽出点之间的相关。
然后，将两者的相关数据相加在一起，再将这相加后的数据经一个以周期τ来分配数据的多路转换器47输出到数个计数器48，计数器48累积预定数目的符号分的相关数据。
相关判定电路42比较累积在计数器48的相关数据的大小，以检测出具有最大相关值的抽出点的组，并判定该组中的一个抽出点为定时点，并且根据该定时点产生定时时钟信号。
XOR门具有如图3所示的输出输入特性，因此当相关值大的时候(输入电平一致时)输出“O”，而当相关值小的时候(输入电平不一致时)则输出“1”。所以累积在计数器的数值愈趋近于0的点，就变成相关较大的点，因此下一阶段的相关判定电路42只要能够从数个输入值中求出最小值就可。
另外，从延迟检波电路9输出的检波信号X、Y被输入到数据识别部11、12，该数据识别部11、12依据由相关判定电路42所产生的定时时钟信号来将检波信号X、Y解码。解码后的信号再经并行/串行转换器14解调成为数据列。
如此做成具有前述构成的时钟信号再生电路40，就可针对每1个符号检测出相关的分布，并据此定义出定时点。
亦即，相对于以往的以不稳定的零交叉点作为基准来预测定时点的方法，本发明直接求出较为稳定的点也就是眼图中最外张的部位的定时点，所以不仅对衰减等因素所导致的急速的相位偏移的适应性很强，即使对于较大的相位偏移亦可在极短时间内定义出定时点。
图4是本发明的数字解调装置的第2实施例的构成的方块图，用来对被转换成中频(IF)的相位调制波进行解调。
相位调制波通过限幅电路50使其振幅值被修整齐，再于量化电路51进行相位量化。
使用具有1个符号周期的延迟时间的延迟电路52来对已经相位量化的信号求出其与先前的1个信号之间的差值，即可获得相位差△φ作为量化信号。
例如IF频率为450KHz，1个符号周期(频率)为21KHz，当将时钟振荡器53所发出的12.6MHz的脉冲信号以及将该12.6MHz的脉冲信号经过分频器54分频成1/75后所成的168KHz的脉冲信号输入到相位量化电路51的时候，相位调制波被来自分频器54的脉冲信号分割成每1个符号有8个要素，而且各要素是按照相位由来自时钟振荡器53的脉冲信号予以量化。
根据IF与来自时钟振荡器53的脉冲信号之间的频率比，各要素可用0-27个脉冲信号来表现其相位，而相位差△φ也可用经0-27个脉冲信号量化过的形态来输出，相位差△φ与脉冲数目的关系如图5(a)所示，可将座标分割成28等分来表示。
解码电路55对所输入的各要素的脉冲数判断其是位于图5(a)的座标上的那一个象限，据此依图5(b)来决定出相位差△φ，并根据图16(b)所示的关系来解码成为数字信号X、Y。这种数字信号X、Y都是每1个符号周期中有8个的数据列，其分别经过串行/并行转换器56、57将其转换成并列形态，再利用锁存器电路58、59对每1个符号周期进行锁存处理。
对锁存器电路58、59的输出，分别将其互相邻接的位当成1组输入到XOR门以检测出相关，该相关输出分别就X、Y对每个对应组进行加算，在计数器中累积预定的符号数目分的数据值。读取了计数器的数据后的相关判定电路60则判定出该数据值趋于最小的组，也就是相关趋于最大的点，并且产生定时时钟信号。
相位移位器64则依据定时时钟信号来错开锁存器电路58、59对于数据进行锁存动作的定时，以使所述相关判定电路60所判定的两个抽出点对与第4、第5组的计数器一致。
据此，从锁存器电路58、59的输出端的第5位所抽出的信号分别为在定时点处的信号X、Y，将这X、Y经过并行/串行转换器62解调成数据列。
此外，图4中的63是用来提供1个符号周期也就是进行锁存动作的定时的分频器，而分频器61则是将1个符号周期进一步分频以提供给计数器计数符号数。
图6是经过改变后的图4的实施例的图，其利用修正量检测部70取出第4，第5组的计数器的输出，据此再通过相位移位器71和修正延迟电路72将在解调过程中的信号的相位移位，以使两个计数器的输出值趋于相等。
对以这种方式解码后的数字信号进行预定的采样处理，从而取得互相邻接的数据之间的相关。对想要在短时间获得定时点的情况而言，这非常有效率，而且由于是直接采用眼图最外张处的点，这种方式不易受到零交叉点附近的杂音的影响。由于对调制波每次解调1个符号就更新1次定时点，所以可迅速地追随因频率漂移所导致的相互偏移。
其次说明本发明的解调装置中所使用的位错误率推定装置。
图7是将数据解调装置的解调过程中的检波信号重复画出数次所获得的以眼图模式表示的图。其将位于眼图最外张部位的点(定时点)73处的信号电平当作各符号的解调数据来识别。
一般的作法，位错误率是在取得同步的状态下也就是根据时点来进行测定并加以评价的，但若如图8所示针对每1个符号周期设定预定的抽出点(在图8中，每1个符号为8个图)，并就各抽出点测定其进行解调时的位错误率，就变成如图9(a)所示。此处，横轴表示杂音的能谱密度N0与每1位的信号的能量Eb的比值;纵轴则是以对数方式来表示位错误率。
图中，90代表于定时点P5的曲线，91代表于定时点P4或P6的曲线，92代表于P3或P7的曲线，当然愈远离定时点，位错误率愈大，各曲线皆呈现出往右下弯的曲线，也就是表示随着杂音的减少(Eb/NO的增大)，位错误率亦减少。
在此着眼于图9(a)中的曲线90、91，求出在α、β及γ3点处的位错误率的差值△BER，有△BERα＞△BERβ＞△BERγ。在图9(a)中虽然看起来△BER之间几乎不产生差值，但是因纵轴的位错误率是以对数方式表示的。所以实际上会有较大的差值。
至于Eb/NO为α、β、γ的情况，从表示抽出点与位错误率之间的关系的图9(b)可看出，△BERα，△BERβ，△BERγ与定时点处的位错误率BERα，BERβ，BERγ分别构成大致上1对1的对应关系，因此只要测定△BER就可求出定时点部位的位错误率。
另外，从图7所示的眼图可看出，在眼图最外张的定时点73处，检波信号的电平是较高密度集中的a或-a，而在其附近几乎所有的情况都变成与定时点73相同的电平。相反地，愈远离定时点73愈靠近零交叉点74，电平不一致的概率就趋高。
此处对于图8中所规定的抽出点，取互相邻接的两个抽出点的信号电平之间的相关，则如图10所示，可画出与图9(b)极为近似的曲线，也就是说在信号电平一致的定时点73(P5)的附近处的相关趋大，而在两个抽出点的信号电平不同的时候的相关趋小。
本发明有鉴于上面所述的情形，也就是有鉴于相关与位错误率对抽出都呈现同样的分布，而针对解调过程中的信号设定出预定的抽出点，利用检测出该抽出点的相关推定在定时点处的位错误率。
具体地说，在图7所设定的抽出点处，对信号电平进行采样，依序地检测出互相邻接的抽出点的采样数据之间例如P1和P2、P2和P3……的相关之后，比较此相关数据的大小，找出具最大相关的抽出点对以及与其相邻的相关之中较大的抽出点对(图7中为P4和P5的对以及P5和P6的对)，并且令其同步以使得该抽出点对一直可得到相同值，然后将同属于这两个抽出点对的抽出点(图7中的P5)设定成定时点。
进而，在取得同步的状态之下，前述的抽出点对的相关值就成为相当于前述的△BER的值，因此若根据预先测定出来的相关值与△BER，以及提供△BER与定时点处的位错误率的关系的统计值来进行运算处理，就可从前述的相关值推定出位错误率。
图11和图12显示将本发明的位错误率推定装置应用在数字解调装置时的构成，其中和图1，图2相同的部分均标注同一图号，并省略其说明。
简单地说是将相关检测电路41的计数器4输出到位错误率推定电路95。亦即，如图10所示，当取得同步的时候，抽出点P5为定时点，计数器4的输出代表抽出点P4和P5之间的相关，因此也是相当于前述的△BER，所以位错误率推定部95只要对从这个计数器4送来的相关值实施预定的运算就能够推定出定时点处的位错误率。而依据以这种推定方式所获得的位错误率，解调装置中的控制系统就能够从数个基地台中选择出线路状态最好的电波。
此处的位错误率推定部95，只要能够根据预先测定求得的相关值与△BER，以及提供△BER与定时于何种形式，其既可为依据前述的统计值所构成的逻辑电路，也可以是利用微型计算机等来进行数值运算者。
图13是对于位错误率的测定进行仿真的结果的图表，白色圆点代表利用传统的方式所测定的结果，也就是在已经过调制后的数据中加入预定的杂音，将其利用解调电路进行解调后的位错误数除以所有的位数所获得的测定结果;黑色圆点代表在相同的条件下，使用本发明的位错误率推定装置时的结果。由图中可看出两者的结果几乎一致，因此确认其可获得充分的实用特性。
最后，说明本发明的解调装置中的AFC电路。
如前所述，AFC电路是根据比较从位错误率推定装置来的推定值以及从依据以预定的时间间隔被插入到调制波中的位错误率测定用数据列来测定位错误率的传统的位错误率测定装置来的测定值之后的比较值，来修正调制波的频率漂移的，图14显示将本发明的AFC电路的一种实施例应用于数字解调装置时的构成，其中与图21相同的部分都标注同一图号，并省略其说明。
相位量化电路22就每1个符号将信号分割成8个要素，并将各要素分别按照其相位进行量化。使用具有1个符号周期的延迟时间的延迟检波电路8，来取得与先前1个符号的信号之间的差值，并就每一个要素求出相位差。解码电路9是根据所输入的各要素的相位差来解码成数字信号X、Y。
位错误率推定装置95根据这个信号来推定位错误率，并且产生定时时钟信号以定义出X、Y的数据。
图15显示位错误率推定装置95的周边的电路构成，如前所述，位错误率推定装置的抽出点P5是定时点，计数器4的输出代表抽出点P4与P5的相关，并且相当于前述的△BER，所以推定部95只要对于这个来自计数器4的相关值实施预定的运算就可推定出定时点处的位错误率。
此处的推定部95，只要能够根据预先测定求得的相关值与△BER，以及提供△BER与定时点处的位错误率的关系的统计值来进行转换，并不限定于何种形式，其既可为依据前述的统计值所构成的逻辑电路，也可以是利用微型计算机等来进行数值运算者。
另外，位错误率测定装置97是预先记忆下预先决定的位错误率测定用数据列，并且从解调后的信号中抽出以预定的间隔被插入到调制波中的前述位错误率测定用数据列，然后将所抽出的数据列与原先记忆下来的数据列加以比较，藉此测定位错误率。
然后，本发明的AFC电路将位错误率的推定值与测定值加以比较，在传统的AFC电路27的输出中加入用以使得这两个值趋于最小所需的电压，再将其送到VCXO30，其不只是在接收到前述的引导程序时，即使在下一个引导程序到之前的期间，也能够侦测到频率漂移的发生而予以修正。
以上是针对将本发明应用在对相位调制波进行基带延迟检波的形式的数字解调装置的例子所作的说明。但本发明并不限于此，只要是用于对数字信号进行调制/解调的系统中的数字解调装置，任何方式皆可适用，例如可适用于频率调制方式或振幅调制方式的解调装置。至于从调制波到解码为止的过程，无论是使用何种方法皆可，例如可将本发明适用于同步检波方式的解调装置。
在解调装置中，从调制波到解码为止的过程，无论使用何种方法皆可适用，例如在同步检波方式的解调装置中，可将本发明应用于修正前一个引导程序信号与下一个到达的引导程序信号之间的相位偏移。
此外，虽然实施例中用以检测相关的手段使用的是XOR门，事实上只要能够区别所输入的2进制是否一致，即使采用NXOR门等其他的电路亦可。
再者，虽然实施例中是针对被检波并解码后的数字信号(X、Y)来检测其相关以决定出定时点的，但在图1中，若改变成对已经通过LPF5，6的信号先进行延迟检波后再进行A/D转换，也可对尚未数字化的延迟检波后的信号检测其相关，在这种情况下，每个抽出点的采样数据之间相乘的结果的大小正是对应于相关的大小，因此仅乘法器就可作为相关检测装置。因此，在同步检波方式中，可针对基带信号(I、Q、△φ)或者基带信号经数字化后的信号(多进制数字信号)检测其相关。
此外，除将抽出点的数目设定为每1个符号为8个点，而从定时点旁边的两个抽出点的相关值来推定位错误率外，也可在考虑精度等因素之后，适当地增减抽出点的数目，当然也可从定时点以外的抽出点处的相关值的分布来推定位错误率。
本发明因具备前述的构成要素，所以可在短时间内检测出解调的定时点，并且该定时点是以追随眼图的最外张处的点来决定的，因此即使对于在零交叉点附近的杂音或者因衰减所导致的相位偏移等现象，仍可极大地抑制发生位错误。
因此本发明可达到的显著效果是除了可在短时间内检测出解调的定时点之外，该定时点是以追随眼图的最外张处的点来决定的，所以即使是对在零交叉点附近的杂音或者因衰减所导致的相位偏移等现象，仍可极大地抑制发生位错误。
此外，由于不必在调制数据中插入特定的信号，因此不会引起通信效率的恶化，而且不会影响解调，在推定位错误率上有极显著的效果。
此外，即使出现较大的频率漂移的情况，也能够高速且正确地加以修正，效果极为显著。
权利要求
1.一种根据定时时钟信号对以预定的检测手段检测出的调制波后的检波信号进行解码的形式的数字解调装置，其特征为包括相关检测装置，用于利用针对每一个单位数据周期(符号周期)预先设定的数个抽出点来对于解调过程中的信号进行采样，藉此检测出互相邻接的每两个抽出点的相关；相关判定装置，用于根据比较由所述相关检测装置所检测出来的相关大小来判定具最大相关的抽出点对以及第二大相关的抽出点，并且根据该判定产生定时时钟信号；及相位移位装置，用来移动前述的解调过程中的信号的相位，使从所述两个抽出点对所检测出来的相关趋于相等。
2.一种根据定时时钟信号来对以预定的检波手段检测出的调制波后的检波信号进行解码的形式的数字解调装置，其特征为包括相关检测装置，用于利用针对每一个单位数据周期(符号周期)预先设定的数个抽出点来对于解调过程中的信号进行采样，藉此检测出互相邻接的每两个抽出点的相关;相关判定装置，用于根据比较由所述相关检测装置所检测出来的相关大小来判定具最大相关的抽出点对以及与此相邻接的抽出点对之中具较大相关的抽出点对，并且在同属于这两抽出点对的抽出点处产生定时时钟信号;及相位移位装置，用于移动前述的解调过程中的信号的相位，使从所述两个抽出点对所检测出来的相关趋于相等。
3.如权利要求1或2所述的数字解调装置，其中所述的解调过程中的信号是利用预定的检波手段对调制波进行检测后的检波信号，并且将所述的相关检测装置的采样周期移位以促使所述的定时时钟信号与预定的一个抽出点一致，然后从在前述的一个抽出点处被采样的数据中得到解调信号。
4.如权利要求1或2的数字解调装置，其中所述的解调过程中的信号是基带信号，并且将所述的相关检测装置的采样周期移位以促使所述的定时时钟信号与预定的一个抽出点一致，然后对在前述的一个抽出点处被采样的数据进行检波以获得解调信号。
5.一种根据时钟信号再生电路所产生的定时时钟信号来将以预定的检测手段检测出的调制波后的检波信号解码成数据信号的形式的数字解调装置，其特征为包括相关检测装置，用于利用针对每一个单位数据周期(符号周期)预先设定的数个抽出点来对所述的时钟信号再生电路的解调过程中的信号进行采样，藉此检测出互相邻接的每两个抽出点的相关;相关判定装置，用于根据比较由该相关检测装置所检测出来的相关大小来判定出具最大相关的抽出点对;并且所述的相关判定装置是根据前述的判定来产生定时时钟信号者。
6.一种利用预定的检波手段来检测调制波以获得数据信号的形式的数字解调装置，其特征为包括相关检测装置，用于利用针对每一个单位数据周期(符号周期)预先设定的数个抽出点来对于从检波电路输出的检波信号进行采样，藉以检测出互相邻接的每两个抽出点的相关;及相关判定装置，用于根据比较由所述相关检测装置所检测出来的相关大小来判定出具最大相关的抽出点对;及移位装置，用于根据该相关判定装置的输出来移动前述的相关检测装置的采样周期，以促使当具最大相关的抽出点对中的任一点的采样数据与预先设定的一个抽出点一致时，输出该采样数据;并且将前述的一个抽出点所输出的检波信号作为解调信号输出。
7.一种利用预定的检波手段来检测调制波以获得数据信号的形式的数字解调装置，其特征为包括相关检测装置，用于利用针对每一个单位数据周期(符号周期)预先设定的数个抽出点来对于基带信号进行采样，藉此检测出互相邻接的每两个抽出点的相关;及相关判定装置，用于根据比较由该相关检测装置所检测出来的相关大小来判定出具最大相关的抽出点对;及移动装置，用于根据所述相关判定装置的输出来移动前述的相关检测装置的采样周期，以促使当具最大的相关的抽出点对中的任一点的采样数据与预先设定的一个抽出点一致时，输出该采样数据;并且将前述的一个抽出点所输出的基带信号进行检波以获得解调信号。
8.如权利要求5、6或7所述的数字解调装置，其中还包括用来对前述的相关检测装置的各输出累积数个符号周期的相关累积装置，并且前述的相关判定装置可从该相关累积装置所累积的相关数据来检测出具最大相关数据的抽出点对。
9.一种利用预定的检波手段对调制波进行检测后予以解调的形式的数字解调装置中的AFC电路，其特征为包括利用针对每一个单位数据周期(符号周期)预先决定的数个抽出点来对解调过程中的信号进行采样，藉此检测出互相邻接的每两个抽出点的相关，并且根据所检测出的相关的分布来推定位错误率的位错误率推定装置;及根据以预定的间隔被插入到调制波内的位错误率测定用数据列来测定位错误率的位错误率测定装置，借助于比较两者的位错误率来修正调制波的频率漂移。
10.如权利要求9所述的AFC电路，其中所述的位错误率推定装置是利用针对每一个单位数据周期(符号周期)预先设定的数个抽出点对解调过程中的信号进行采样，藉此检测出互相邻接的每两个抽出点的相关，并且取出至少两个前述的相关，根据两者的差值来推定位错误率的装置。
11.一种利用预定的检波手段对调制波进行检测后预以解调的形式的数字解调装置中的位错误率推定装置，其特征为利用针对每一个单位数据周期(符号周期)预先设定的数个抽出点来对解调过程中的信号进行采样，藉此检测出互相邻接的每两个抽出点的相关，并根据所检测出的相关的分布来推定位错误率。
12.一种利用预定的检波手段对调制波进行检测后予以解调的形式的数字解调装置中的位错误率推定装置，其特征为利用针对每一个单位数据周期(符号周期)预先设定的数个抽出点来对解调过程中的信号进行采样，藉此检测出互相邻接的每两个抽出点的相关，并且取出至少两个前述的相关，根据两者的差值来推定位错误率。
13.一种利用预定的检波手段对调制波进行检测的形式的数字解调装置中的时钟信号再生电路，其特征为包括利用针对每一个单位数据周期(符号周期)预先设定的数个抽出点来对解调过程中的信号进行采样，藉此检测出互相邻接的每两个抽出点的相关的相关检测装置;及对所述相关检测装置所检测出的相关比较其大小，藉此判定具最大相关的抽出点对的相关判定装置，而所述相关判定装置是根据前述的判来产生定时时钟信号的。
14.一种利用针对每一单位周期(符号周期)预先设定的数个抽出点来对以预定的检波手段对调制波进行检测后的检测信号进行采样，并移动采样周期以使定时时钟信号与预定的一个抽出点趋于一致，再将在前述的一个抽出点处被采样的数据当作解调信号的形式的数字解调装置中的时钟信号再生电路，其特征为包括用以检测出互相邻接的每两个抽出点的采样数据的相关的相关检测装置;及用以比较由所述相关检测装置所检测出的相关的大小，藉此判定出具最大相关的抽出点对;并根据所述相关判定装置的判定，在呈现最大相关的抽出点产生定时时钟信号。
15.一种利用针对每一单位周期(符号周期)预先设定的数个抽出点对基带信号进行采样，并移动采样周期以使定时时钟信号与预定的一个抽出点趋于一致，再对在前述的一个抽出点处被采样的数据进行检测，将其当作解调信号的形式的数字解调装置中的时钟信号再生电路，其特征为包括用以检测出互相邻接的每两个抽出点的采样数据的相关的相关检测装置;及用以比较由该相关检测装置所检测出相关的大小，藉此判定出具最大相关的抽出点对;并根据该相关判定装置的判定，在呈现最大相关的抽出点产生定时时钟信号。
16.如权利要求13、14、或15所述的时钟信号再生电路，其中还包括用来针对前述的相关检测装置的各输出累积数个符号周期的相关累积装置，并且前述的相关判定装置可从前述的相关累积装置所累积的相关数据来检测出具最大相关数据的抽出点对。
全文摘要
根据定时时钟信号对检波信号解码的数字解调装置，其特征为包括相关检测装置用于检测对每一单位数据周期预设的数个抽出点中相邻每两抽出点的相关；及相关判定装置，用于判定具最大相关的抽出点对及相邻抽出点对中具较大相关的抽出点对并在同属这两个抽出点对的抽出点处产生定时时钟信号；及相位移位装置，使该两抽出点对所测相关趋于相等。本装置克服现有技术耗时长的缺点，在极短时间内检出解调定时点从而获得良好的解调信号。
文档编号H04L7/02GK1103753SQ94190116
公开日1995年6月14日 申请日期1994年3月9日 优先权日1993年3月10日
发明者和田善生 申请人:东洋通信机株式会社