专利名称：多用途同步交换机结构的制作方法
一个好的电信交换机不仅仅需要健全的交换原理，它还需要满足其功能性要求，并且它也需要成为有可靠的工程设计的产品。
现有，具有许多种交换原理方法、功能性地划分这些方法的多种方式、以及甚至更多的执行方法。
按照本发明，提供了包括至少两种具有不同量化度(granularity)的交换机的电信交换机结构，这些交换机通过终端装置被连接在一起，其中第一交换机的较高量化度电路被端接，并被多路分接到用于第二交换机的较低量化度电路，同时第二交换机的较低量化度电路被多路复接到一起以构成用于第一交换机的较高量化度的电路。
在优选实施例中，由第一交换机控制的电路是虚拟存储器(VC，即Virtual Container)，由第二交换机控制的电路是64kbit/s的电路，其终端装置是“多个主速率终端”装置，它分拆开(unpack)从VC交换机接收到的VC，并从中提取帧对准信号，在把电路传送到64kbit/s的交换机以前把包含于VC中的电路对准到64kbit/s的交换机的时基，以及接收来自64kbit/s的交换机的64kbit/s电路，并在把VC传送到VC交换机以前加上主速率帧信息和VC内务操作与调整信息。
在另一个实施例中，由第一交换机控制的电路是虚拟存储器(VC)，由第二交换机控制的电路是ATM单元，该终端装置是“标题翻译单元”，它分拆开从VC交换机接收到的VC，并在把ATM单元传送到ATM交换机以前提取ATM单元，以及接收来自ATM交换机的单元，并在把VC传送到VC交换机以前加上VC内务操作和调整信息。
现在以实例方式参照附图来描述本发明，其中
图1显示单一结构64kbit/s和VC交换机的实例，图2显示分开的ATM、64kbit/s和VC交换机结构的实例，图3显示带有用于ATM和VC12的多重的多路复接器/多路分接器的分开的ATM、64kbit/s和VC交换机结构；以及图4显示带有用于ATM和VC4的多重的多路复接器/多路分接器的分开的ATM、64kbit/s和VC交换机。
能应用到时间交换和空间交换的能重新配置的交换存储器可以使两种非常不同的时间交换功能由一种类型的交换设备有效地完成。
这样的能重新配置的交换器设备，例如，可以或者以一比特或者以五比特模式进行工作，这时交换机的量化度要改变。
一个实例是具有用于多个STM-1接口的装置的“同步转移模式交换机”(STM)还被安排用于32kbit/s、64kbit/s或VC交换。
这样的能重新配置的交换机在专利申请No.GB2264612A中加以描述，此处引用以供参考。
此外，在专利申请No.GB9309449.8中，描述了一种多路复接器/多路分接器(mux/demux)，它以包含多个CBR时隙的多路复接器格式而被使用，其中未被用于CBR业务的时隙被用于基于消息的业务，以提供复合的CBR/基于消息的数据流。例如，mux/demux(多路复接器/多路分接器)可进行基于125微秒时基的CBR服务以及基于ATM单元的统计业务。此处引用专利申请No.9309449.8以供参考。
交换机必须能把输入电路转移到输出电路。多用途的交换机必须能控制一种以上类型的电路。
为达到此目的的一种方法是使控制不同电路类型的交换机内具有并行的交换机结构。
另一种方法是把一个类型B的电路转换成一个或多个类型A的电路，在这种情况下只需要一个类型A的交换机。另一个类型C的电路也能被转换，从而使得它也可由类型A交换机进行交换。
第一种方法显然是低效和浪费的，而第二种方法只是在转换是相当直接的情况下才是有效的。
由于在具有各单元的不规则的到达速率的“异步转移模式”(ATM)电路和具有每帧一个或多个字节的恒定比特率(CBR)电路之间的显著的差异，在同步交换结构上载送ATM电路的想法早先已被拒绝。无论如何，因为没有满意的同时工作在ATM和CBR电路中的方法，所以即使试图使用同一个结构也几乎没有任何好处，特别是当在同一个STM-1接口上的ATM和CBR电路的混合未被规定时。
有两种简便的对交换机容量的度量
接口带宽容量；它是所有接口的带宽的总和，以及电路容量；它是交换机结构能交换的电路总数。
对于特定的接口带宽容量，随着交换机的量化度减小，电路容量增大。当电路容量增大时，交换单元的存储器需求量增大，控制机构的复杂性也增大。
在接口带宽容量的范围和交换量化度的范围内，交换存储器需求量和控制的复杂性可以有非常大的变化。
显然，如果随着接口带宽增大而交换量化度也能增大，那么电路容量将保持不变而控制复杂性也不变。
通常的量化度的例子是64kbit/s和列数。列数是9乘以64kbit/s。SDH使用多列以载送虚拟存储器。2048kbit/s的数据流在4列的虚拟存储器(VC12)中被载送。
在GB2264612A中，已说明了如何从小范围的交换功能构成多个交换机的一个系列。
它们提供了三级和单级VC交换机以及三级和单级64kbit/s交换机。
尽管有可能使用更细的量化度的交换机来执行VC业务且在某些情况下这将是合适的，但如果STM-1“线终端”(SLT)不仅必须把VC重新调整到交换机时基而且还必须端接有效负载内所包含的2048kbit/s并完成对准功能，则SLT会复杂得多。
当大多数VC作为完整的VC要进行交换且未被分解到64kbit/s时，显然要在不完成2048kbit/s端接功能的接口卡上端接STM-1。
在以64kbit/s进行交换之前，VC1必须被交换到“主速率终端”(PRT)，它分拆开VC1及找到“帧对准信号”、监控线况并把64kbit/s电路对准到交换机时基上。若干个部件可被包含在“多个PRT”(MPRT)卡上。
图1显示带有“STM-1线终端”(SLT)和“多个主速率终端”(MPRT)的单个交换机结构。这是要执行某些通过VC交换和某些64kbit/s交换。
图2显示完成同样的总的功能的两个结构。
为了简单起见，图上未示出设备控制、用户电路、信令、2048kbit/s线电路等。
以上所述的早先应用的多个交换机概念被发展成“混合交换的串行形式”(而不是并行形式)。
看来串行交换机结构比并行交换机结构更有效。
重新参照图1，一个交换机是大型SDH交叉连接的，而另一个交换机是小的64kbit/s量化度业务交换机。
由于SDH业务只通过VC12量化度交换机，所以只需要使它由SLT处理。
64kbit/s业务必须穿过SLT和VC12而到达MPRT(“多个主速率终端”)，因而在被64kbit/s交换机交换以前多路复接可被对准。
图2上有一个ATM交换机被增加到图1的交换机去。
某些ATM VC4业务在VC4穿过VC12交换机到VC4 HTU时被交换。所示出的其它的HTU期待着用于低速率ATM的M(估计为63)×VC12。
某些在STM-1接口上所接收到的VC12并不是用于通过交换或64kbit/s交换，而是具有用于ATM交换的ATM格式。
因此，ATM业务必须穿过SLT和VC12交换机到达HTU(“标题翻译单元”)以及为ATM交换所必须的其它终端功能。
图3不仅有ATM交换机，还有如专利申请No.GB9309449.8中所描述的多路复接器/多路分接器。以下进一步提到的多路复接器或多路分接器是这种装置。
在这种情况下，作为VC12而被载送的一个2Mbit/s(该VC12含有采用多路复接器格式的64kbit/s和ATM业务)，必须以以下方式被处理到达STM-1被SLT重新调整VC12被交换到多路分接器并被分成64kbit/s VC12 和 ATM VC12VC12被交换到VC12被交换到MPRT并被分割VC12 HTU并被分割成为64kbit/s电路成为单元64kbit/s被交换到单元被交换到
MPRT并被构成 VC12 HTU并被构成为64kbit/s VC12 为ATM VC12VC12被交换到 VC12被交换到多路复接器(再次地)VC12被交换到SLT并被STM-1传送图4只显示了VC4 HTU。来自多路复接器/多路分接器的ATM数据流并不是N×VC12而是VC4，其它的接到多路复接器的接口是同样的。
在这种情况下，作为VC12而被载送的一个2Mbit/s(该VC12含有采用多路复接器格式的64kbit/s和ATM业务)，必须以以下方式被处理到达STM-1被SLT重新调整VC12被交换到多路分接器并被分割成64kbit/s VC12 和 部分的ATM VC4VC12被交换到 VC4被交换到MPRT并被分割 VC4 HTU并被分割成为64kbit/s电路 成为单元64kbit/s被交换到 单元被交换到MPRT并被构成 VC12 HTU并被构成为64kbit/s VC12为ATM VC4VC12被交换到 VC4被交换到多路复接器(再次地)VC12被交换到SLT并被STM-1传送如果ATM交换机没有能力接受低速率ATM链路，那么就需要一个从N×低速率到高速率的多路复接。
以上所描述的方法看来似乎会有大量通道经过交换机。看来画一个盒子并称之为混合交换机似乎容易得多。不幸的是，在这样一个交换机的内容被确定以前，这种具有并行交换能力以及所有交换机接口的内务操作的复杂结构要能处理所有级别的SDH再调整、去调整、2048kbit/s端接、ATM标题翻译和管辖等；这样，简单的盒子看来似乎较为容易，但可证明它是一种非常使人误解的假设。
串行结构意味着，只有SDH接口是不保险的，它也不是由交换动作所能替换的。HTU、多路复接器和MPRT单元全都可以用N个备用装置中的一个所替换。这就有助于简化维修、例行工作和资源管理。
考虑到对于通用的ATM网络的未被证实的情况，使用带有小的ATM的交换机(或任何其它的数据交换机)以及这样的多路复接似乎提供了非常实际的解决方法。
显然当只有一个交换机结构时，它必须工作在64kbit/s量化度。当有两个交换机结构时，一个可以仅仅是VC结构的，它可以成长为比64kbit/s交换机大得多的规模。
以下给出一些例子带有单级VC交换机和单级64kbit/s交换机的组合SDH加减多路复接器和集线器。
带有一个3级64kbit/s交换机、控制64kbit/s电路和Vas的小型交叉连接和小型PSTN主交换设备。
较大型交叉连接和较大型PSTN交换设备。
3级VC交换机和3级64kbit/s交换机。
这些例子显示了由这些交换机结构所提供的灵活性以及使用“多个主速率终端”以进行交换机之间的链接或环回到同一个交换机。
权利要求
1.一种包括至少两种具有不同量化度的交换机的电信交换机结构，这些交换机通过终端装置被连接在一起，其中第一交换机的较高量化度的电路被端接，并被多路分接到用于第二交换机的较低量化度的电路，同时第二交换机的较低量化度的电路被多路复接到一起以构成用于第一交换机的较高量化度的电路。
2.如权利要求1中的交换机结构，其特征在于，其中由第一交换机控制的电路是虚拟存储器(VC)，由第二交换机控制的电路是64kbit/s的电路，其终端装置是“多个主速率终端”装置，它分拆开从VC交换机接收到的VC，并从中提取帧对准信号，在把电路传送到64kbit/s的交换机以前把包含于VC中的电路对准到64kbit/s的交换机的时基，并接收来自64kbit/s交换机的64kbit/s电路，并在把VC传送到VC交换机以前加上主速率帧信息和VC内务操作与调整信息。
3.如权利要求1中的交换机结构，其特征在于，其中由第一交换机控制的电路是虚拟存储器(VC)，由第二交换机控制的电路是ATM单元，该终端装置是“标题翻译单元”，它分拆开从VC交换机接收到的VC，并在把ATM单元传送到ATM交换机以前提取ATM单元，并接收来自ATM交换机的单元，并在把VC传送到VC交换机以前加上VC内务操作和调整信息。
全文摘要
可以通过把结构做成多用途而改进电信交换机结构的灵活性。在交换机结构具有不同量化度的两个或多个交换机的情况下，交换机可通过终端装置相连接，其中第一交换机的较高量化度电路被端接，并被多路分接为第二交换机的较低量化度的电路，同时第二交换机的较低量化度的电路被多路复接到一起，以构成用于第一交换机的较高量化度电路。
文档编号H04Q3/00GK1144586SQ9519228
公开日1997年3月5日 申请日期1995年3月23日 优先权日1994年3月25日
发明者G·乔平 申请人:Gpt有限公司