专利名称：用于多级vsb传输系统的数据级选定的制作方法
技术领域：
本发明通常涉及数字传输系统，尤其涉及这样一种数字数据传输系统，它具有为简化诸如符号到字节的转换、去交叉、正向纠错这样的接收器的操作而选择的数据帧结构和电路布线，以及一个与传输环境的信噪比(S/N)有关的数据率，从而增大了系统容量。
美国5,087,975号专利公开了一种残余边带(VSB)系统，它可以通过标准的6MHZ电视频道传输连续多级符号形式的电视信号。例如，这种电视信号包括一或两组压缩的宽带HDTV信号，或一些压缩的NTSC信号。虽然表示符号特征的级数M会根据环境而变化，符号率最好是固定的，如为684H(大约10.76兆符号/秒)，其中H是-NSTC水平扫描频率。用于任何特殊环境的符号级数很大程度上是表征传输媒介特征的信噪比(S/N)的函数，在信噪比(S/N)低的环境中使用的符号级数M就要小一些。据信，容纳24，16，8，4和2符号级的能力能为满足大多数系统的条件提供足够的灵活性。人们将会意识到较低的M值能够提供改善的信噪比(S/N)特性，但代价是降低了传输比特率。例如，假设10.76兆符号/秒的速率，一个2级VSB信号提供的传输比特率是10.76兆位/秒，一个4级VSB信号(每个符号2位)提供的传输比特率是21.52兆位/秒，如此下去，一个24级VSB信号提供的传输比特率是48.43兆位/秒。
众所周知，随着信号频率的增加，有线电视系统的信噪比(S/N)特性会降低。如前所述的多级VSB传输系统的特性，即降低级数以改善信噪比特性，是我们在编号为PCT/US94/14394，1994年12月15日提交的未决专利申请，是为了补偿在CATV播送设备较高频道中的信噪比(S/N)降低。根据那一项发明，将VSB传输用于CATV系统，其中在较低频道中采用较大的M值，而在较高频率频道中采用较小的M值。虽然高频频道的比特率因此下降，但带有信噪比(S/N)的接收信号却比低频频道的信号能更好地还原。
另外，系统的效率，尤其是涉及接收器诸如数据去交叉、符号到字节的转换和正向纠错这样的操作，可以通过选择一种数据帧结构得到大幅度提高，它在被传输信号的可变多级VSB的特性限制范围内简化了这些操作。
本发明的一个主要目的是为一个多级VSB数字数据传输和接收系统提供一种新颖的数据级选择系统。
另一方面，本发明为具有不同数据组(data constellation)的数字信息信号的传输和接收提供了一种简化的级选择系统。
在阅读了下面结合附图的关于本发明优选实施方式的描述后，它的进一步特点和优点就会显示出来。其中
图1说明了本发明中使用的数据帧结构；图2是显示数据组大小与本发明其它参数之间关系的图表；图3是本发明使用的发送器的简化方框图；图3A是说明图3的发送器中字节至符号转换器及映射器部分的图表；图3B说明在一个有线设备中信噪比随频率的变化及为优化有线设备操作而设定的VSB模式；图4是依据本发明构造的接收器的简图；图4A说明了2的补码形式的符号级的范围；图5是图4中接收器的数据处理器部分更详细说明图；图6是图5中数据处理器的符号至字节转换器的更详细说明图；图7是用于对作过卷积交叉的数据流进行去交叉的一个典型简单线性存储器阵列的框图；图8是一个生成电路，用于生成如图7中描述的存储器阵列的存储器地址；图9是一个ROM的存储器阵，适用于本发明的实用实施方式；图10是图9中ROM的替代电路。
图1中描述了本发明具有新颖性的数据帧结构。这种用标号10标识的数据帧结构通常包括313个数据段(DS)，这些数据段标识为DS0-DS312。每个数据段包括832个用于数据的符号及用于定义数据段同步字符11的4个符号。每一个数据段同步字符11最好包括4个2级符号。第一个数据段DS0只包括2级符号。这些2级符号包括一个伪随机序列帧同步编码及一个8符号VSB模式(或控制)信号，这个信号标识了数据帧其余312个数据段的数据域中符号的级数M(例如24，16，8，4或2)。8位VSB模式控制字节的前3位标识了VSB模式，而其余5位由奇偶校验位构成，可供接收器用于错误检验。例如，在一个典型的CATV播送系统中，VSB模式信号应当为低频频道标识一个比较大的M，而为较高频频道标识一个较小的M。在地面传播环境中，VSB模式最好取M＝2，4或8。
参考图2中的表，数据段DS1—DS312的每一个数据符号代表或者4.5位(M＝24)、或者4位(M＝16)、或者3位(M＝8)、或者2位(M＝4)、或者1位(M＝2)。由于每帧的数据符号数是固定不变的(312×832＝259,584)，每帧的数据字节数将如附图所示的那样变化，即VSB模式M＝24时每一帧由146,016个数据字节构成，VSB模式M＝16时是129,792个数据字节，VSB模式M＝8是97,344个数据字节，VSB模式M＝4时是64,896个数据字节，VSB模式M＝2时是32,448个数据字节。虽然每帧数据字节数根据VSB模式M而变化，但可以看出，对M的任意特定值(24，16，8，4或2)，每一帧的字节数均为整数。这种帧10的结构特征实际上简化了接收器的设计，这样不论在哪种VSB模式(即24，16，8，4或2级符号)下，帧同步都会在相应于数据字节的一个整数的速率上有效。如以后将要详细解释的，接收器的正向纠错电路和符号至字节转换器，以及接收器的去交叉器最好是与传输信号的帧同步。只要每一个VSB方式的每一个数据帧中字节数、正向纠错块数及交叉块数为整数，帧同步信号就可以直接用于此目的。
在实现本发明时，我们在接收器中使用了Reed-Solomon(RS)正向纠错。MPEG(动画专家小组)委员会规定一个标准传输分组的大小为188字节。在每一个这样的传输分组中加上20个奇偶字节就得到一个大小为208个数据字节的RS块，这是考虑到每个RS块10个字节错误的更正。如在图2中所看到的，大小为208字节的RS块有利于在所有选择的VSB模式下每帧的RS块为一个整数，因此接收器RS译码器可以用帧同步信号同步。根据本发明，我们定义一个交叉块(I块)，包括26个RS块(5,408个数据字节)，这也使得不论选择何种VSB模式每帧的I块数为一个整数(见图2)，因此也允许接收器的去交叉器在使用块交叉算法(数据以行格式存储，以列格式读取)时可以用帧同步信号周期性地同步。对于卷积交叉，参数B(将在以后定义)大小的选择必须使每一帧(不论何种VBS模式)由整数个B数据字节构成，因而可以做到帧同步。在我们所描述的本发明的实施方式中B＝26个数据字节。同时，不论何种VSB模式每帧使用整数个数据字节使接收器符号至字节转换器能够直接帧同步。
图3是依据本发明构造的发送器的简化方框图。电视信号(或其它一些数字数据)源12连接到卷积交叉器13上，而卷积交叉器则依次向字节至符号转换器及映射器14提供交叉的数据字节。信号源12可以包括一个压缩的HDTV信号(或两个压缩的HDTV信号，取决于VSB模式)，也可以包括一些压缩的NTSC信号。转换器(及映射器)14的符号输出提供给帧格式器15，帧格式器接收数据、数据段同步及帧同步的输入，并与转换器14一起受VSB模式控制信号的控制。与前面图1、图2描述的约定相一致的格式化后的帧被提供给数字模拟(D/A)转换器，转换后再提供给VSB发送器17，用于在6MHZ电视频道中传输，传输介质可以包括，例如有线电视设备或其它地面传播环境。在任一种情况下，每一个传输6MHZ的频道都需要一个这样的发送器。
图3A是一个图表，它说明了一种实现字节至符号转换器及映射器14的方法。图表包括四列，每一个VSB模式M＝16，M＝8，M＝4，M＝2对应一列。转换器14响应VSB模式控制信号，以此使用了图3A中相应的列，将输入数据字节转换成输出数据符号。本图表说明在VSB模式M＝16，8，4和2时从交叉器13来的数据字节是如何被转换器14映射成多位(例如10位)符号的。如表所示，对于VSB模式M＝16，一个输入数据字节的四个连续数据位的每一组(0000-1111)被映射成级数在-240至+240(十进制等量)范围内的十六个10位符号中相应的一个。对于VSB模式M＝8，三个连续数据位的每一组(000-111)被映射成级数在-224至+224(十进制等量)范围内的八个10位符号中相应的一个，而对于VSB模式M＝4，两个连续数据位的每一组(00—11)被映射成级数在-192至+192范围内的四个10位符号中相应的一个。最后，对于VSB模式M＝2，每一个数据位(0-1)被映射成级数在-128至+128的两个10位符号中相应的一个。与前面联系起来，可以发现所有4个数据组中用虚线表示的限幅点(即相邻两个符号级的中间值)与VSB模式M＝16选择的限幅点一致，并且每一个VSB模式的符号级与所有更高级(即更密集组合)数据组的限幅点一致。正如以后将要详细解释的，数据组的这些特性与所选择的符号级一起极大地简化了接收到的符号至数据位的反变换。
例如，对于VSB模式M＝16，输入数据字节11010101将被转换成具有相应+176和80振幅的两个连续数据符号。对于VSB模式M＝8，此输入数据字节将被转换成具有相应于+160，+96和-32(假设下一个数据字节的第一位为1)或+160，+96和-96(假设下一个数据字节的第一位为0)振幅的三个连续数据符号。对于VSB模式M＝4，此输入数据字节将被转换成具有相应于+192，-64，-64及-64振幅的四个连续数据符号。最后，对于VSB模式M＝2，将提供八个输出符号，其振幅相应为+128，+128，128，+128，128，+128-128和+128。在VSB模式M＝24的情况下，转换器及映射器14包括适当的存储器和查询表用于将9个输入数据位的连续组映射成两个连续的24级输出符号。这样，每一个符号可以认为是相当于4.5位(即每2个符号9位)。
上面提到，每一个VSB模式的符号相应的级的间隔一致并且是所有更高VSB模式所选符号相应级的中间值。例如，VSB模式M＝8相应的级+224是VSB模式M＝16相应级+240与十208的中间值，VSB模式M＝4相应的级+192是VSB模式M＝8相应级+224与+160的中间值及VSB模式M＝16相应的级+208与+176的中间值，VSB模式M＝2相应的级+128是VSB模式M＝4相应级+192与+64的中间值，VSB模式M＝8相应的级+160与+96的中间值及VSB模式M＝16相应的级+144与+112的中间值，依此类推。映射的10位符号最好用在传输前预定的相对较小的DC值(例如+40)进行偏移，以便能够为简化接收器中的载波探测提供一个小的导频(Pilot)。然后偏移的10位符号经过帧格式器15送至D/A16，在那里转换成模拟形式再通过发送器17传输。同时可以看出，当信噪比性能下降一半时，每一种VSB模式的数据率特性相应于紧邻的较低VSB模式的数据率以每个符号一位的方式增加。更有意义的是，不同级的数字值与设计选择有关而不受本发明的限制。
上面描述了以较简单形式实现的本发明的有线形式的情况，其中最高的模式为16VSB。不过，对于那些在技术上熟练的人来说M＝24VSB模式的实现显然将需要不同的相应级。
图3B说明了一个有线装置的常规信噪比随频率的上升而下降，如本发明中详细说明的，较低频率电视信号的高信噪比传输特性可以用于在性能相同的情况下有效地选用更高模式VSB传输(及较高的数据率)。频谱的“更杂乱”部分(低信噪比)可以用于较低VSB模式的信号。这种技术显然优化了有线装置的使用。
图4是根据本发明构造的接收器的简化局部方框图。从图3的发送器接收到的RF电视信号由具有图1帧格式的M级VSB信号构成。接收到的信号通过调谐器20转换成IF频率送至同步解调器22，它以大约10.76兆符号/秒的速率产生包括M级符号的模拟基带输出信号。解调的模拟信号的DC成份(即导频)在信号到达A/D24之前被电容器23滤掉了大部分。A/D24可由一个10位A/D构成，或者为节约开支也可使用一个8位或9位A/D。在后两种情况中，A/D24仍将提供10位输出(虽然采用8位或9位解决方式)，其中有两个LSB基位(最次要位)(8位A/D)或一个LSB基位(9位A/D)。A/D24产生的10位采样符号通过数据获取电路及频道均衡器34进行均衡，并由此送至相位跟踪回路39。相位跟踪回路39在系列号为014,889号的申请中有更详细的公开，它更正了接收符号某些相位和振幅的失真，以同相(I)输出信号的形式提供经过更正的10位符号。相位跟踪回路39还提供相应的10位正交(Q)输出信号，相位跟踪回路39的I、Q输出送至限幅器及出错信号发生器电路36。图5中更详细地描绘了电路36，它响应VSB模式译码器37发出的3位VSB模式选择信号，将10位符号反变换成相对应的数据位(对于VSB模式M＝16，8，4，和2分别为4，3，2，和1个数据位)，通过四线总线送至符号至字节转换器38。
如图5所示，从相位跟踪电路39送来的I频道10位符号最初被送至10位/9位限制器100以2进制补码形式提供一个9位的输出与图4A所示的符号级范围相对应。四种VSB模式的每个9位信号在图4A都作了说明。可以发现，对于VSB模式M＝16每一个9位符号的4个最高位(MSB)以及倒置的MSB分别相当于相应各符号的4个数据位。例如，对于VSB模式M＝16，所有在值+96与+127H之间的9位符号都具有0011×××××的形式，其中×××××在+96级时有最小值00000，而在+127级时有最大值11111。因此具有此范围内值的9位符号的四个MSB(包括倒置的MSB)都具有值1011。
再参考图3A，可以看出在+96至+127范围内的值最接近符号级+112，它表示数据位1011。因此在+96至+127范围内的所有9位符号的四个MSB(0011)表示了正确的相应4位数据模型(包括倒置的MSB)。可以看到其它每一个9位符号(包括倒置的MSB)的4个MSB同样表示了各自符号的正确的4位数据代码。
对于VSB模式M＝8，每一个9位符号的三个MSB类似地表示了各自符号的正确的三个数据位(包括倒置的MSB)。例如，在+64至+127之间的所有9位符号的三个MSB由001构成，表示了(包括倒置的MSB)这个范围内的符号的正确的数据位101。类似地，对于VSB模式M＝4和M＝2，每一个9位符号的MSB(包括倒置的MSB)分别表示了各自符号的两个或一个正确的数据位。
前面所述9位符号的MSB与每一个各自符号表示的相应的4/3/2/1数据位之间的关系，促进了每一个9位符号转换成相应4/3/2/1数据位的相对简单的技术的使用。这与现有技术中使用相对复杂的限幅器来执行此功能形成了对比，现有技术则对每一个9位符号与大多数已知限幅点进行多次比较。
相应地，再参考图5，限制器100提供的每一个9位符号的4个MSB都送至4/3/2/1位选择器102。位选择器102响应VSB模式信号将所有四个MSB(VSB模式M＝16)，前三个MSB(VSB模式M＝8)，前两个MSB(VSB模式M＝4)，第一个MSB(VSB模式M＝2)-在每个倒置MSB情况下，连接至输出四线数据总线104。总线104上的输出表示了限制器100提供的每一个9位符号的适当的数据位。同样，由于VSB模式信号在每一个数据帧的数据段DSO中以2级符号的一个序列的形式进行编码，每一个9位符号的MSB被送至VSB模式探测器以允许进行译码。
相位跟踪电路39由一个复合乘法器构成，用以对复合信号进行相位校正，这个复合信号包括均衡器34来的10位I频道信号和从那里估算出的相应的Q频道信号。相位校正量基于表征I频道及估算出的Q频道信号特性的误差信号。在直接引用的申请中，这些误差通过使用查询表可以得到，其中带有适当加权的I频道误差信号表示接收到的I频道信号级和相应最近有效级的差别，而Q频道量化信号表示了IQ向量终止所在的复合面上分割Q轴的16个区域之一。
根据本发明，前面提到的查询表由极为简化的电路代替，如图5所示。特别是Q频道量化信号是从最初由相位跟踪电路39产生的估算10位Q信号送至10位/9位限制器106，然后在位选择器108中选择限制信号的四个MSB后得到的。估算及限制后的Q信号的4个MSB专门表示了划分复合IQ信号终止的Q轴的十六个分区之一。I频道误差信号通过将相位跟踪电路39产生的10位I频道信号送至位选择器及加权电路110而得到。参考图4A，对于VSB模式M＝16，每一个符号的5个LSB(包括倒置的MSB)表示了各自符号与最近的有效级的差别，因此向选择器10提供的每一个符号的5个LSB(包括倒置的MSB)就相当于I频道误差信号(在适当加权后)的测量量。对于VSB模式M＝8、4、2，I频道误差信号以类似的办法产生，但并不包括分别被选择器110选择作为不同VSB模式的误差测量值的每个符号的LSB的6、7、8位。这个误差信号被限制器112限制成6位值以形成I频道误差信号。
如前面所述，从A/D24来的二进制符号被送至数据获取电路，这个电路执行一些功能，包括生成控制A/D24的反馈信号，生成符号时钟信号，生成帧同步(FSYNC)信号及生成8倍符号时钟信号。对于所有VSB模式符号时钟信号均为大约10.76MHZ的频率(除了VSB模式M＝24时，其频率下降一半，大约为5.38MHZ)。FSYNC大约41HZ。数据段DS0的帧同步代码可以得到帧同步信号，它与每一个数据帧10的数据段DS1的第一个数据符号在时间上一致。
如上所述，限幅器36将每一帧的数据段DS0的VSB模式控制字节的限幅值连接到VSB模式译码器37，它检测模式控制字节的3位并生成3位VSB模式选择信号。这个信号标识了接收符号的VSB模式(M＝16，8，4，2)用以在各自帧的剩余部分控制数据获取电路34，限幅器36及符号至字节转换器38。模式控制字节的其余位被VSB模式译码器37用于误差检测。包括四线输出总线的限幅器36响应VSB模式选择信号，将10位符号振幅转换成如上所述的相应数据位。这样，如前面所解释的，在M＝2的VSB模式中，每一个10位符号振幅信号都被在4条输出线的一条上转换成相应的1位数据信号，在M＝4的VSB模式中，每一个10位符号振幅信号都被在4条输出线的两条上转换成相应的2位数据信号，在M＝8的VSB模式中，每一个10位符号振幅信号都被在4条输出线的三条上转换成相应的3位数据信号，在M＝16的VSB模式中，每一个10位符号振幅信号都被在4条输出线的四条上转换成相应的4位数据信号。
限幅器36的4线输出与译码器37的VSB模式选择信号及数据获取电路34的计时信号一起连接到符号至字节转换器38，其输出提供给去交叉器40，接着再提供给RS译码器42。在共同未决申请系列第175070号中权利要求的符号至字节转换器38将表示接收信号的输入位转换成对应于每一个VSB模式的一系列8位数据字节。去交叉器40还原由转换器38提供的卷积交叉的数据字节，而RS译码器42在经过去交叉的数据字节上进行误差校正。
图6更详细地说明了符号至字节转换器38。由限幅器36来的4线数据符号总线和由数据获取电路34来的符号时钟信号都送至1×4并行进、串行出寄存器44。VSB模式信号、符号时钟信号以及8倍符号时钟信号都送至可变脉冲发生器46。发生器46响应每一个接收到的符号时钟生成一系列8倍符号时钟频率的脉冲(位时钟)，系列中包括用于VSB模式M＝2的一个脉冲，用于VSB模式M＝4的两个脉冲，用于VSB模式M＝8的三个脉冲，以及用于VSB模式M＝16的四个脉冲。
例如，假定VSB模式M＝8，为响应一个符号时钟，限幅器36来的三位(表示一个接收到的符号)被同时写入寄存器44的最高三个单元。同时，符号时钟启动脉冲发生器46(以8倍符号时钟频率)产生3位时钟送至寄存器44的读(RD)输入、1×4串行进并行出寄存器48的写(WR)输入以及8分频电路分频器50的输入。分频器50在每一个数据帧10的起始处通过FSYNC复位以使转换器38与接收到的数据同步，因为FSYNC总是代表一个字节边界。前面放入寄存器44的3位在响应3位时钟脉冲时顺序由寄存器44读出并写入寄存器48。由限幅器36来的随后三位符号以相同的方式处理，从而在寄存器48中存储了6位。在下一个(即第三个)3位符号的前两位被由寄存器44写入寄存器48后，分频器50产生一个输出(字节时钟)使存储在寄存器48中的累加8位数据字节被(并行)读出。第三个符号剩下的一位存入寄存器48，与下一个3位符号的7位一同作为下一个数据字节被读出。在这种方式中，转换器38将输入的三位符号(M＝8)整理成一系列连续8位输出数据字节，并按字节时钟的频率提供给去交叉器40。
除了构成数据字节的时间周期的长短取决于VSB模式，对于VSB模式M＝2，4，16所采取的过程大致类似。例如，在VSB模式M＝2和4中，脉冲发生器46响应每一个符号时钟信号生成的位时钟，分别包括一和两个脉冲，因此生成相应的数据字节需要8和4个符号时钟信号(与VSB模式M＝8相比为2-2/3)。
转换器38还包括一个分频器52，它也由FSYNC复位以使自身的运行与每一个数据帧10的起始同步。分频器52特别还是一个208分频计数器，它以分频器50产生的字节时钟为时钟产生一个起始RS块信号用于同步标识每一个208数据字节块的开始和每一个数据帧的第一个数据字节。以后将解释的是，这个信号用于同步RS译码器42的运行。分频器52包括响应符号及字节时钟的装置用以将一个符号宽度的输入FSYNC转换成一个字节宽度的输出FSYNC。
如前所述，转换器38的输出被送至去交叉器40。在以后会更详细解释的是，去交叉器40使用最小空间的存储器对从转换器38接收到的卷积交叉的数据字节进行去交叉。
众所周知，在发送器上进行交叉(见图3的交叉器13)是为了彼此分开地传递邻接的数据字节，从而避免传输数据中的白噪声(burst noise)。在接收器中，交叉后的字节必须进行去交叉以便在正向纠错前重新建立它们的原始关系。这样，在某些给定时间段的白噪声将只搀杂在一个去交叉数据的RS块的有限字节内，而这些被损坏的字节可以由RS译码器更正。为了确保RS译码器可以对损坏的去交叉字节进行错误更正，所使用的交叉算法的选择要把最高字节时钟频率下的最大预计白噪声段考虑在内。这样，随着最大预计白噪声段的增加，交叉算法必须使被传递的邻接数据字节离得更远。另一个办法是可以使用更有效的RS码，但这种方法的缺点是需要更大的开销，即需要更多的字节进行错误更正。另外，由于考虑了系统的最高字节时钟频率，随着VSB模式和相应字节频率的降低应提供更多的白噪声错误保护，因为无论VSB模式为何值，交叉模型受到了给定字节数目的影响。
卷积交叉算法通常用于避免传输数据中的白噪声。这种算法通过不同数目地延迟字节连续组的单个字节，有效地将字节分散到部分或整个数据帧之中。去交叉通过将接收到的字节延迟对应数目而实现。在实现这样一个系统时，有三个参数特别重要，最大预计白噪声长度BL、RS译码器能够更正的字节错误数T以及RS块大小N。如前所述，在数据帧中最好有整数个RS块，这样RS译码器可以通过帧同步信号FSYNC同步。通过选择一个等于参数B＝BL/T的交叉块大小(最好使每一帧中为整数个)和为RS块大小N个整数倍的不同延迟，RS译码器就可以更正其中白噪声最多为BL字节时钟的最大预计段的去交叉数据。
考虑一个系统的简化例子，其中最大预计白噪声长度为4数据字节时钟，RS译码器可以更正每8数据字节RS块中的一个数据字节错误(即BL＝4，T＝1，N＝8)。由这些参数可得，交叉块的大小为B＝BL/T＝4/1＝4。使用这些参数进行卷积交叉，则对于B＝4数据字节的每一组，第一个数据字节的延迟为0，第二个为1N＝8个数据字节时钟的延迟，第三个为2N＝16个数据字节时钟的延迟，而第四个为3N＝24个数据字节时钟的延迟。去交叉通过反延迟来实现，这样对于每一组接收到的B＝4交叉数据字节，第一个延迟3N＝24个数据字节时钟，第二个延迟2N＝16个数据字节时钟，第三个延迟1N＝8个数据字节时钟，第四个的延迟为0。
实现上述算法的常规的卷积去交叉器由具有(B-1)N/2个存储单元的存储器构成。由于实际使用的B和N值通常远远大于上述简化例子中使用的值，这会由于需要大量的移位寄存器而导致不切实际的设计构造。另一个可能的较好的结构是使用一个标准线性存储器阵列，其中在硬件中必须保持大量的先进先出首尾指针。这是一个非常复杂的任务，因此也很不可取。
这些问题可以通过使用一个带有地址发生器的线性存储器阵列来解决，地址发生器生成一个读写地址的重复序列从而对接收到的数据进行正确的去交叉。存储器阵列使用仅一个存储单元，它相对较小但超过了需要用来加在每组相应数据字节上的不同延迟数。后面将通过上述简化例子并扩展到使用更实际参数的实现来加以说明。
为了能正确地对一个卷积交叉数据流进行去交叉，一个具有[((B-1)N/2)＋1]个存储单元的线性存储器阵列可以由一个特殊的读写地址序列来寻址。这个地址序列通过首先写入一列以0开始〖((B-1)N/2)＋1〗个连续整数得到。这由图7的寻址矩阵的第一列表示，它用于B＝4和N＝8的简化例子。接着，第二列与第一列相同但将第一列的后面(B-1)N/B＝(3×2)＝6行依次放至前面。这就是图7矩阵的第二列。第三列则将第二列的后面(B-2)N/B＝(3×2)＝4行依次放至前面而得到，最后，是第四列即最后一列通过将第三列的后面(B-3)N/B＝(1×2)＝2行依次放至前面而得到。这个矩阵的大小为B＝4列和〖((B-1)N/2)＋1)]＝13行，行数是向需的去交叉线性存储器阵列的大小。如果矩阵中的数以一次一行的方式被读出的话，它们就能用作去交叉存储器的读写地址，从而对接收到的数据进行连续的去交叉，即从被寻址的存储单元中读出旧数据并在同一个单元中写入新数据。
图8描述了产生图7地址矩阵的电路。通过FSYNC复位的B计数器60响应从转换器38来的字节时钟产生一个分频，提供从最小到最大如从0到(B-1)计数的重复序列，用于以字节时钟频率寻址一个B字ROM62。ROM62存储了由地址矩阵的第一行构成的B个字。分频器60的进位输出以字节时钟/B的稍慢频率提供给第二分频器64作时钟，分频器64的分频率为((B-1)N/2)＋1。分频器64和ROM62的输出加到加法器66中，并通过模数((B-1)N/2)＋1转换器提供给具有((B-1)N/2)＋1存储单元的线性去交叉存储阵列70寻址。转换器68最好包括一个电路，它或者可以把输入信号同输出信号结合起来，或者当输入大于((B-1)N/2)＋1时，它可以在将输入信号与输出结合前从其中减去此值。
对于上述简化例子，即B＝4和N＝8，分频器60(÷4)分别产生输出计数序列0，1，2，3用于以字节时钟频率寻址和读出存储于ROM62中的4字0，7，3，1。分频器64(÷13)分别以1/4字节时钟频率产生输出序列0，1，2…，12。因而，对于4个连续字节时钟的每一组，从ROM62读出的4字0，7，3，1中的每一个都被与分频器64的输出一起加到加法器66上，在模数13转换器68处理之后产生图7地址矩阵的一行。例如矩阵第一行0，7，3，1是通过头4个字节时钟把其中0(从分频器64来)加到ROM62的输出0，7，3，1上得到的。在下一个4字节时钟里值1(从分频器64来)被加到产生于ROM62的字0，7，3，1上生成地址矩阵第二行1，8，4，2。依次下去直到将12加到每一个0，7，3，1四字上生成最后一行12，6(＝19对13取模)，2(＝15对13取模)，和0(＝0对13取模)。
在模数13转换器68输出上产生的每一个地址信号启动了RAM70的读写操作。即每一个地址首先使存储于该地址存储单元的数据字节被读到总线72上，随后新的交叉数据字节被写入到同一个存储单元中。在此处公开的寻址方式之后，从RAM70读出的数据字节将是正确的去交叉格式。输入数据字节被正确去交叉的结果可以通过图7矩阵的详细检验得到。尤其是要记着卷积交叉是通过对4数据字节的每一组的第一个数据字节延迟0，第二个数据字节延迟8字节时钟，第三个数据字节延迟16字节时钟，以及第四个数据字节延迟24字节时钟来实现的。理论上去交叉则是通过对接收到的第一个数据字节延迟24个字节时钟，第二个数据字节延迟16个字节时钟，第三个数据字节延迟8个字节时钟，以及第四个数据字节延迟0个字节时钟来实现的。对每一个接收到的数据字节加上一个字节时钟延迟不会影响去交叉过程，因此，25，17，9，1个数据时钟的延迟等于使用去交叉24，16，8，0数据时钟的延迟。参考图7的矩阵，第一个接收到的数据字节被写入RAM70的存储单元0中并且在25个字节时钟之后由2列7行读出(即在25个字节时钟延迟后)，第二个被写入存储单元7并且在17个字节时钟之后由3列5行读出(即在17个字节时钟延迟后)，第三个被写入存储单元3并且在9个字节时钟之后由4列3行读出(即在9个字节时钟延迟后)，第四个被写入存储单元1并且在1个字节时钟之后由1列2行读出(即在1个字节时钟延迟后)。在这个分析中，去交叉算法显然是正确执行的。
在本发明实际构造出的实施方式中，BL＝260字节，T＝10，N＝208。因此B＝BL/T＝260字节，它与所有VSB模式的帧结构大小整数相关。在图8的电路中，分频器60是一个26分频分频器(通过FSYNC周期地复位)，它顺序对图9所示的地址矩阵(0，2401，…1)的第一列构成的ROM62的26个字进行寻址。分频器64是一个2601分频的分频器，转换器68是一个模数2601转换器。这个电路实施方式的操作与所述简化例子相一致。
要注意的是图8电路可以自动地适应接收到的不同VSB模式。这个电路在VSB模式变化时响应字节时钟简单地增加或降低操作频率。在总线72上去交叉后的数据与FSYNC以及从转换器38来的初始RS块信号一起被送至RS译码器42，对去交叉的数据字节进行错误更正。RS译码器42的操作通过在每一个数据帧的开始用FSYNC同步，以及前面所解释的不论何种VSB模式均提供的每帧整数个RS块来实现。
图10描述了可以用来代替图8的ROM62生成矩阵地址第一列的电路。它采用下面的方程来生成地址C(X)的第一列C(0)＝0C(X)＝[C(X-1)－(B-X)N/B]mod[(B-1)N/2＋1]，其中，X＝1，…(B-1)。
对于简化例子(即B＝4和N＝8)，C(X)项变为C(X)＝[C(X-1)－(4-X)2]对13取模。这样例如有，如果X＝1，C(X)＝(0-6)对13取模＝-6对13取模＝7。同样，如果X＝2，C(X)＝(7-4)对13取模＝3。最后，如果X＝3，C(X)＝(3-2)对13取模＝1。对于较大矩阵的第一列同样可以利用这些关系得到。这个电路包括一个输入B计数分频分频器80，它由FSYNC复位并由字节时钟提供时钟。作为复位响应，分频器80的输出对锁存器82进行清零。分频器80的输出以反序(B-1，B…2，…0)给出，这样当向加法器84增加一(1)时，结果则是(B-X)。变量(B-X)在乘法器86中被乘以N/B形成表达式(B-X)N/B。在减法器88中它被从锁存器82的输出C(X-1)中减去而得到C(X-1)－(B-X)N/B。最后，减法器的输出送至模数[((B-1)N/2)＋1 ]电路以响应字节时钟在锁存器82中暂时存储。
本发明只受权利要求中确定的限制。
权利要求
1.一种数字数据处理器，它包括，用于生成包括多个均匀间隔多级符号的信息信号的装置，每一个所述符号表示一预定数目的数据位；将每一个所述符号转换成相应多位值的装置；以及选择相应于所述预定数目的每一个所述多位值的一些最重要位的装置，用以提供由相应符号表示的数据位。
2.权利要求1的数据处理器，其中所述选取装置包括将每一个所述选定位数的最重要位倒置的装置，以提供由相应符号表示的数据位。
3.权利要求2的数据处理器，其中所述多位值包括至少9位值。
4.权利要求1，2或3的数据处理器，其中所述预定数目包括一个可变整数。
5.权利要求4的数据处理器，其中所述预定数目包括至少整数4，3，2或1中至少一个。
6.一种将多位数据信号转换为许多传输符号的方法，所述方法包括定义一组数据组的步骤，每一组具有在给定值范围内的不同的分组密度，并且其中每一个所述数据组的限幅点和数据级与所述数据组中下一个更密分组的所选限幅点一致，提供多位数据信号，以及用选定的所述数据组之一将所述多位数据信号转换成所述许多传输符号。
7.权利要求6的方法，其中所述每一个数据组相应于一个多级VSB数据组。
8.权利要求7的方法，其中所述多级VSB数据组包括至少16，8，4和2级VSB数据组。
9.权利要求6，7或8的方法，包括将每一个所述传输符号转换成一个相应多位值，并且选择相应于所述的数据组的每一个所述多位值的一些最重要位，以提供由相应符号表示的数据位。
10.权利要求9的方法，其中所述多位值以2的补码形式表示，所述方法包括对每一个所述选定位数的最重要位进行倒置的步骤，以获取所述数据位。
全文摘要
一种用于确定由一个或多个接收到的数据组的符号表示的数据位的系统包括将接收到的符号转换为多位值(最好是2的补码形式)；选取每个多位值的一些最重要位；以及将最重要位进行倒置，从而获得各个符号所表示的数据位。
文档编号H04L1/00GK1145149SQ95192478
公开日1997年3月12日 申请日期1995年3月22日 优先权日1994年4月8日
发明者高帕兰·克里斯纳姆斯, 蒂默斯·G·洛德 申请人:齐尼思电子公司