恢复数据流位定时的数字检测器电路的制作方法

文档序号:7569827阅读:187来源:国知局

专利名称::恢复数据流位定时的数字检测器电路的制作方法
技术领域
:本发明涉及用于从数据流中恢复位定时的数字检测器电路,更适宜考虑在CD重放过程中读出的EFM数据流。在这种情况下数字检测器电路是锁向环路(PLL)的一个部件。在用于恢复数据流位定时所使用的公知系统,如用于光盘CD的数字解码器中,锁向环路的时钟信号必须以正确的相位被锁定到输入数据信号上,或与输入数据信号保持同步,以便对数据流的位信息进行解码。因此,在如CD播放机这样的公知的系统中,直到PLL被锁定时为止,粗调谐一直受盘马达调节的影响。由于马达的机械惯性,这项操作相当缓慢,并对缺陷极为敏感。此外,用常规的解决办法,锁向环路仅有一个很小的捕捉范围。因此,本发明的目的是实现一种位定时检测器,该检测器可提供具有改进捕捉范围的PLL。通过权利要求1所述的特征来实现这一目标。从属权利要求与本发明优选的细化有关。所发明的用于恢复数据流位定时的检测器电路是锁向环路的一个部件,它包含一个数字相位检测器和一个数字脉冲长度检测器,两者的输出信号被相加和积分,进而可将结果用作对PLL振荡器频率的返回值。根据本发明的检测器电路中的数字相位检测器最好由一个数字滤波器构成。数字相位检测器确定相位值P以PLL振荡器时钟周期的分数表示,相位值被定义为最接近的PLL振荡器时钟脉冲与数据流脉冲之间的相位差。确定数据流信号脉冲长度L以振荡器频率时钟周期的整数和分数表示。脉冲长度L表达为PLL振荡器时钟周期的个数,介于0和最大值Max之间,它取决于所需的分辨率和振荡器频率并且确定以数字形式表示的脉冲长度的大小。对于所使用的算法的一般定义,还需要数字Max1,Max2,Min1,Min2,并存在以下不等式Max>Max1>Max2>…>Min2>Min1>0在这种情况下,以上数字一般是有理数。作为检测器电路的重要成分的脉冲长度检测器包含一个控制装置,通过它,根据一个预定函数,脉冲长度检测器输出以下列三个信号中的一个作为预定函数的功能a)与区间中的最接近的整数之间的差作为输出;b)与限定区间[Max2,…,Min2]中的最接近的整数之间的差值作为输出,b1)或者被检测的脉冲长度的所有正的部分;b2)或者被检测的脉冲长度的所有负的部分被置零。此外,对控制装置的判定进行控制的预定函数包含四个比较,即对于瞬时确定的脉冲长度L,以下不等式是否为真c1)L≥Max1c2)L≥Max2c3)L<Min2或c4)L<Min1当在预定有限时间内,对于在正脉冲和负脉冲的每种情况下,脉冲长度L都满足c1)时,选择判定b1);当在预定有限时间内,对于在正脉冲和负脉冲的每种情况下,脉冲长度L都满足c4)时,选择判定b2);一旦c1)发生,当判定c3)被检测到时(在状态c1中),状态被再次倒置,即选择输出a);相反地,当在状态c4)中检测到一次c2)时,c4)被倒置,即选择输出a)。脉冲长度L最好被视作8位定点数。这种情况下,四位用于脉冲长度的整数部分,四位用于脉冲长度的16分之几,如同所提及的,将脉冲长度确定为振荡器时钟周期的个数。根据应用,也可选择不同的限制,如可使用16位,这种情况下,8位视作整数部分,8位最低有效位(LSB)为分数部分。在上述8位的情况下,最好选择下列值Max=1515/16Max1=11.5Max2=11Min2=3Min1=2.5显然,信号输出为a)的情况意味着振荡器频率在两个方向上(较快,较慢)的调节相当慢,然而在信号输出为b)时,即在b1)、b2)两种附属情况下,返回信号采用较大的值,因而振荡器频率在一个范围(或者较快或者较慢)得到快速调节,直到脉冲长度再次回到中等范围内。此外,当检测到一个故障或者整个PLL都同步时,脉冲长度检测器的输出被置零。此外,当输出为与最接近的3到11之间的整数的差时,输出信号便乘以一个放大因子。脉冲长度检测器是可控制的,例如可以通过一个具有微处理器或微控制器的控制单元进行控制。在对相位值和脉冲长度检测器的输出进行相加后,如果需要的话,其结果可以乘以因子-1。总而言之,上述电路允许实现具有改进捕捉性能的位定时PLL。即使万一初始的振荡器频率被非常严重地误调谐了,PLL也会很快地锁定并且此后对信号中的缺陷就很不敏感了。因而,访问时间可以很短,这项性能在防震系统和用于数据应用的光盘中极为重要。由于根据本发明的PLL具有很大的捕捉范围,因此也可以以CAV读CLV盘。基本应用包括用于CD的采用EFM码的解码器的应用。然而,用于数字视频记录及数据的光学介质的应用,以及在用于其它RLL码(行程长度具有上下限的码)的解码器的应用也是可行的。本发明优选的实例利用下列图进行描述,其中图1示出了根据本发明的检测器电路的基本电路图;图2示出了PLL的时钟信号及输入数据流;以及图3示出了根据本发明的脉冲长度检测器。图1示出了根据本发明的检测器电路,包含一个具有由数字滤波器实现的相位检测器1和脉冲长度检测器2的相位处理部分,相位P输入到相位检测器1中,脉冲长度L被输入到脉冲长度检测器2中。除了脉冲长度L,有关脉冲沿是上升沿还是下降沿的信息(R/F)及来自一个控制单元(未示出)的控制信号3也被输入到脉冲长度检测器2中。相位检测器1和脉冲长度检测器2的输出信号在加法器4中进行相加,其结果在一定条件下乘以因子-1并输入到积分器5。由积分器5输出的所得信号6作为PLL振荡器频率的返回值。图2以简化形式示出信号,即上面的部分是从CD传送过来的EFM信号,下面的部分是必须与上面的信号同步的振荡器的时钟信号。图2也示出了脉冲长度L及每个脉冲沿相对于VCO时钟信号脉冲沿的相位角的定义。这种情况下,两个脉冲沿之间的间隔,即脉冲长度L,精确定义为一个PLL振荡器时钟周期的整数和分数部分,相位角P被定义为PLL振荡器时钟周期的分数部分。图3示出了图1中的脉冲长度检测器2的基本电路图。按照已经解释过的,L指的是EFM数据的最后一个脉冲的长度。L的范围能够得到最佳的实现。将值L视为8位定点数,4位分配为整数部分(0,…,15)而4位(LSB)分配来用以描述振荡器时钟周期的16分之几。其它值也是可行的。如果选择了16位分辨率方案,8位用于整数,8位用于分数,值域为。执行四种简单的比较,其结果影响控制装置9,即开关S1根据比较结果切换,选择输出脉冲长度检测器产生的信号。正常情况下,控制装置9选择开关S1的最低位置。在这个位置,在算术单元10中计算脉冲长度及其最接近的整数之间的差并输出。在下表1中列出实例,此表基于值域。表1</tables>如果比较表明脉冲长度超出11.5,为在有限时间内对正脉冲和负脉冲(上升沿R,下降沿F)的每种情况都做到精确,则选择开关S1的中间位置。在这种状态下,算术单元11计算与最接近的整数之间的差值,此整数范围限定在3…11之间。表2给出了这种情况下的实例表2</tables>另外,当开关处于中间位置时,抑制单元12将所有负差值置零。当比较表明脉冲长度低于2.5时,为在有限时间内对正脉冲和负脉冲的每种情况都做到精确,选择开关S1的上端位置。这种情况下,算术单元11同样计算脉冲长度与最接近整数之间的差值,整数再次被限制在3到11的范围内,但现在算术单元11中所有的正偏差由另外的抑制单元13置零。另外,在开关S1靠上的两个位置上,在进入相应的抑制单元12、13之前,计算结果乘以一个放大因子n。换言之,在开关S1中间位置上只能看到正脉冲长度偏差,而在开关S1的上端位置上可以识别负脉冲长度偏差。既然如从表2中所看到的,小的和大的偏差都将导致脉冲长度检测器输出值变大。万一出现这类偏差,为了控制振荡器频率,脉冲长度检测器产生一个大的输出信号和一个放大因子n。换言之,万一出现这类偏差,振荡器频率往往会产生较大变化使控制重新回到正常范围内(较低的开关位置)。开关S1的靠上的两个开关位置第一次被倒置,对于长脉冲而言,在短脉冲调节的情况下,会找到长度小于3或大于等于11的脉冲。在这种情况下,开关S1的“加速”调节位置(上面或中间)不变而开关被重置到最低的位置。含义已经很明确了,当振荡器频率过高时,由于EFM脉冲信号的长度被描述为振荡器信号的周期,EFM脉冲信号就会相应显得过长。因此,调节会导致迅速的下降。当磁盘转速相当慢时,情况类似。盘信号在时间上延长,其结果是脉冲同样也显得长了。在这两种情况下,往往会降低振荡器频率以使时间长度为n×T的所记录的盘脉冲的实际时间长度为n个振荡器时钟周期。如果PLL被锁定,即振荡器时钟信号与EFM脉冲同步,这由信号14表明。然后由第二开关S2将脉冲长度检测器1的输出信号置零,即不发生调节。在设置故障信号15时也会出现这种情况。调节不仅局限于所选择的参数,例如脉冲长度L表示为更多的位也是可能的,这意味着在这种情况下必须对数的范围作出修改。权利要求1.用于恢复数据流位定时的锁向环路(PLL)的数字检测器电路,其特征在于,该检测器电路具有一个数字相位检测器(1)和一个数字脉冲长度检测器(2),对二者的输出信号进行相加和积分,由此得出的结果形成PLL振荡器频率的返回值。2.根据权利要求1的检测器电路,其特征在于,数字相位检测器(1)由一个数字滤波器构成。3.根据前面所述权利要求之一的检测器电路,其特征在于,确定相位值(P)以PLL振荡器时钟周期的分数部分表示。4.根据前面所述权利要求之一的检测器电路,其特征在于,确定数据流信号的脉冲长度(L)以PLL振荡器频率的时钟周期的个数表示,脉冲长度在区间内。5.根据权利要求4的检测器电路,其特征在于,脉冲长度检测器(2)具有一个控制装置,通过它,根据预定函数F(L),脉冲长度检测器(2)输出以下信号中的一个a)与区间中的最接近的整数之间的差值作为输出;b)与限定区间[Max2,…,Min2]中的最接近的整数之间的差值作为输出,输出a)形成了预置值。6.根据权利要求5的检测器电路,其特征在于,根据预定函数F(L),在输出b)的情况下,还有b1)或者b)所确定的差值中所有正的部分被置零;b2)或者b)所确定的差值中所有负的部分被置零。7.根据权利要求6的检测器电路,其特征在于,由预定函数F(L)执行四种比较,即对当前的脉冲长度L而言,以下是否为真c1)L≥Max1c2)L≥Max2c3)L≥Min2或c4)L≥Min1并且当在预定有限时间内的脉冲长度L满足条件c1)时,选择判定b1);当在预定有限时间内的脉冲长度L满足条件c4)时,选择判定b2);一旦状态b1)发生,对脉冲长度而言当首次检测到c3)时,再次选择判定a);并且一旦状态b2)发生,对脉冲长度而言当首次检测到c2)时,再次选择判定a)。8.根据权利要求7的检测器电路,其特征在于,在预定有限时间内对于脉冲长度L的正脉冲和负脉冲的每种情况,条件c1)和c2)必须同时满足。9.根据权利要求4到8中之一的检测器电路,其特征在于,脉冲长度(L)被视作8位定点数。10.根据权利要求9的检测器电路,其特征在于,确定脉冲长度L的4位表示整数部分,并且确定脉冲长度的另4位表示16分之一的振荡器时钟周期。11.根据权利要求10的检测器电路,其特征在于,使用以下值Max=1515/16Max1=11.5Max2=11Min2=3Min1=2.5。12.根据前面所述权利要求之一的检测器电路,其特征在于,或者当检测到错误时,或者当整个PLL都同步时,脉冲长度检测器(2)的输出被置为零。13.根据权利要求11的检测器电路,其特征在于,一旦输出与在3和11之中下一个整数之间的差值时,输出信号便乘以一个放大因子(n)。14.根据前面所述权利要求之一的检测器电路,其特征在于,脉冲长度检测器(2)是可控制的。15.根据前面所述权利要求中之一的检测器电路,其特征在于,将相位值(P)与脉冲长度检测器(2)的输出相加后,其结果再乘以因子-1。全文摘要用于恢复数据流位定时的数字检测器电路,包括数字相位检测器和数字脉冲长度检测器,两者的输出信号进行相加和积分,结果用于控制振荡器频率。由相应算法确定的脉冲长度检测器的输出信号与频率范围有关,一快两慢。该电路可改进常规PLL很小的捕捉范围。文档编号H04L7/033GK1158035SQ96119778公开日1997年8月27日申请日期1996年12月13日优先权日1995年12月14日发明者弗里德里克·罗明杰,阿尔布雷克特·罗瑟梅尔,海因里希·谢曼申请人:德国汤姆逊-布朗特公司
网友询问留言 已有0条留言
  • 还没有人留言评论。精彩留言会获得点赞!
1