专利名称：传送高速数据的系统解码器和控制路径缓冲的方法
技术领域：
本发明涉及光盘再现装置的系统解码器，尤其涉及传送高速数据的系统解码器和控制路径缓冲(track buffering)的方法。
自从大约在20年前开创用激光光束读取记录在记录媒介上的信息的光盘技术以来，光盘再现装置例如激光盘(LD)播放机或压缩光盘(CD)播放机得到了广泛使用。近来，光盘记录和再现装置的商业化取得快速进展。此外，随着短波激光器和记录/再现技术的开发，光盘密度变得很高。
另一方面，数字图象压缩技术也取得显著的发展。尤其是，MPEG2(运动图象专家组2)技术可以以低于10Mbps的数据传送率再现质量与现有影视装置类同的图像。此外，随着再现多声道音频信号的AC-3音频压缩技术的发展，人们可以在家里欣赏高质量的音频和多重音响。因此在这样的技术背景下希望研制出代替传统的VTR(磁带记录器)和现有的CD-ROM(光盘只读存储器)功能的数字视频(或多用途)盘(DVD)和DVD-R(可记录的DVD)。作为数字动态图象的盘式记录媒体，DVD可以记录2小时以上的MPEG2数字图象，并适用于能处理高质量音频和视频信号的前景良好的多媒体记录装置。
图1表示一般的DVD再现装置的概略方框图。在图中，当盘驱动电动机16以定速转动光盘10时，具有光学头12的光拾取器13从光盘10拾取信息并将其变换为模拟RF(无线电频率)信号。光拾取器13由滑板式拾取电动机14驱动。模拟RF信号被重新形成为数据流ESM(八到十六调制)。来自光拾取器13的数据流ESM加到数字PLL(锁相环)20和系统解码器18。系统解码器18对从光拾取器13接收的数据流ESM进行解调制、纠错和解扰频操作。由相位比较电路、压控振荡器(VCO)和频率倍除器组成的数字PLL 20产生与从光盘10再现的信号同步的第一时钟。盘驱动控制器22根据从同步检测器(未示出)供给的帧同步信号Sf，考虑到频率伺服、相位伺服等来控制盘转动的恒定线速度和其他与盘有关的操作。
微机24根据控制程序执行DVD再现装置的总的控制操作。例如，微机24响应来自音频/视频解码器(为简单起见，以下称为A/V解码器)或ROM解码器32的数据传送开始信号，而产生传送控制信号。由石英晶体振荡器组成的系统时钟产生器26产生第二时钟即系统时钟PLCK供给盘驱动控制器22和纠错电路(未示出)。此外，系统解码器18耦合到第一和第二存储器28和30。第一存储器28是纠错存储器，它通常由静态RAM(随机存取存储器)组成，第二存储器30是路径缓冲存储器，它通常由动态RAM组成。通常配备在主计算机(例如个人计算机)中的ROM解码器32根据从主计算机来的控制命令而工作，并根据特定的接口技术把由系统解码器18产生的数据传送给主计算机。多路信号分离器34分离来自系统解码器18的音频和视频信号并将其分别送给AC3/MPEG音频解码器42和MPEG 2视频解码器36。视频和音频信号分别在视频解码器36和音频解码器42中解码，然后分别经由NTSC(全国电视系统委员会)编码器38(或PAL(逐行倒相)编码器)和数模(D/A)变换器44传送到监视器40和扬声器46。按照先有技术的系统解码器18在图2中详细示出。
参照图2，由拾取头12从光盘10拾取的数据流ESM由EFM(八到十四调制)解调器解调成原来的状态，其中EFM解调器100包括32位移位寄存器102和16至8解调器104。同步检测器106从32位移位寄存器102的输出信号中检测帧同步信号Sf并将它供给数字PLL20。此外，16至8解调器104的输出在ECC存储器控制器108的控制下写入第一存储器28。此后，在EEC存储器控制器108的控制下，写入第一存储器28的已解调数据以块为单位读出，并传送到纠错电路(ECC)110。在纠错电路110中纠错后的数据在ECC存储器控制器108的控制下传送到解扰器和差错检测器112。解扰器将在数据编码过程中加扰的数据进行解扰，以将其恢复到原来状态，差错检测器检测已解扰数据的差错。通常，解扰和差错检测以扇区为单位进行，检测出的差错信息在路径缓冲存储器控制器120的控制下与主数据MD一起存储到第二存储器30中。路径缓冲存储器控制器120响应来自缓冲器写控制器114、缓冲器读控制器118和微机I/F(中频)部分122的存储器访问请求信号，而根据预定的优先次序产生确认信号。缓冲器写控制器114在路径缓冲存储器控制器120的控制下把解扰器和差错检测器112的输出写入第二存储器30。在路径缓冲存储器控制器120的控制下，缓冲器读控制器118读出写入第二存储器30中的数据，将其传送到由音频/视频解码器I/F部分和DVD-ROM I/F部分组成的I/F部分126。微机I/F部分122在系统解码器18和微机24之间接口。
常规系统解码器18的数据处理操作包括以下步骤接收数据流ESM以从中检测同步和ID(识别)数据，并进行数据解调制；进行检错和纠错；以及对已纠错的解调数据进行解扰和检错及进行路径缓冲。在路径缓冲操作中，如图2所示，路径缓冲存储器控制器120响应由单元114、118和122产生的存储器访问请求信号而按照预定优先次序产生确认信号。已接收到由路径缓冲存储器控制器120产生的确认信号的单元114、118和122中的任一单元在预定期间到第二存储器30中读出或写入预定数目的字。从解扰器和差错检测器112提供的主数据MD和差错信息以字为单位写入(一个字的读/写时间通常为92ns)。因此，如果有另一单元同时产生存储器访问请求信号，本单元就不能正常访问第二存储器30，从而导致延迟向外传送数据。
因此本发明的目的在于为光盘再现装置提供一种传送高速数据用的系统解码器和一种控制路径缓冲的方法。
按照本发明的一方面，提供一种光盘再现装置用的系统解码器。该系统解码器包括路径缓冲存储器；第一FIFO(先进先出)存储器，用于接收已解扰和检错的数据并以多个字为单位输出该数据；第二FIFO存储器，用于接收来自路径缓冲存储器的数据并以多个字为单位输出该数据；以及路径缓冲存储器控制器，用于把第一FIFO存储器中的数据以页面方式写入路径缓冲存储器，及以页面方式读出已写入路径缓冲存储器的数据以把读出的数据输出到第二FIFO存储器。路径缓冲存储器包括把主数据写入其中的数据区；把主数据的差错信息写入其中的差错信息区；以及把光盘再现装置的微机的数据写入其中的微计算机区。
按照本发明的另一方面，提供对含有系统解码器的光盘再现装置的路径缓冲进行控制的方法，所述系统解码器具有路径缓冲存储器和用于以页面方式访问该路径缓冲存储器的FIFO存储器。该方法包括以下步骤响应存储器访问请求信号而产生确认信号；以及如果同时从多个单元收到存储器访问请求信号，则按照预定优先次序逐一产生确认信号给各个单元。
借助与附图一起作出的对本发明示范性实施例的下述详细说明，本发明以上的和其他的目的、特点和优点将变得更为明显。
图1是一般DVD再现装置的概略方框图；图2是图1中系统解码器18的详细方框图；图3是表示本发明优先实施例的DVD再现装置的路径缓冲部分的方框图；以及图4是表示图3中第二存储器30的存储器映射图。
对本发明的优先实施例将参考附图加以详细描述，在图中相同标号表示相同单元以便于理解。虽然将要示范性地确定并详细描述具体的实施例以澄清本发明的要点，但是即使没有这些细节，本领域的技术人员也能用本发明的说明来实现本发明。此外，在此可以避免对众所周知的功能和构造作不必要的详细描述。
图3表示按照本发明优先实施例的路径缓冲部分的方框图，图4表示图3第二存储器30(即路径缓冲存储器)的存储器映射表。如图3所示，按照本发明的路径缓冲部分包括连接在缓冲器写控制器114与解扰器和差错检测器112之间的第一FIFO(先进先出)存储器128，以及连接在缓冲器读控制器118与I/F部分126之间的第二FIFO存储器130，该I/F部分126包括A/V解码器I/F部分和DVD-ROM I/F部分。应注意图3路径缓冲部分的其他结构与图2常规路径缓冲部分的相同。第一FIFO存储器128从解扰器和差错检测器112接收主数据MD并在先进先出的基础上输出该主数据。同样，第二FIFO存储器130从第二存储器30接收主数据MD并在先进先出的基础上输出该主数据。为了在预定时间内增加对由动态RAM组成的路径缓冲存储器30的访问次数，如果可能，最好以页面方式访问该动态RAM。在以页面方式访问动态RAM的情况下，如果在一次中待读/写的数据量增大，则第一和第二FIFO存储器128和130的容量也应增大。因此，为了避免过分增加FIFO存储器128和130的容量，按照本发明的优先实施例，一次待存取的字数限制为8。
其间，第二存储器30以扇区为单位读/写主数据MD。同样，也以扇区为单位产生差错信息。鉴于以上情况，第二存储器30配置成具有数据区、差错信息区和微机区，如图4所示。待将主数据MD写入其中的数据区具有写入1032字(1扇区＝2064字节)的容量。差错信息区使用一个字来写入其中一个主数据扇区的差错信息。即，对应于数据区中第n扇区的差错信息是写入差错信息区的第n个字。事实上，虽然可能用一位来表达差错信息，但是为了便于读/写差错信息，本实施例以字为单位表达该差错信息。微计算机区是微机可以读出或写入数据的区域。
如图3所示，第二存储器30可以由缓冲器写控制器114、缓冲器读控制器118、微计算机I/F部分122和刷新部分132来访问。如果单元114、118、122和132中有二个或更多个单元同时产生存储器访问请求信号req1-req4，则路径缓冲存储器控制器120给具有较高优先权的单元产生确认信号ack1-ack4。然后，接收到确认信号的单元可以访问第二存储器30。
现在参照图3和4来描述路径缓冲的控制过程。在解扰器和差错检测器112中以扇区为单位进行已纠错主数据MD的处理。从解扰器和差错检测器112输出的主数据和差错信息分别写入第二存储器30的数据区和差错信息区。如果是4倍速的DVD再现装置，则应该每358μs把1033字(主数据(1032字)+差错信息(1字))写入第二存储器30。此外，以页面方式把第一FIFO 128中的主数据MD写入第二存储器30一次需要266ns。然而，事实上，花费了287ns，因为通过使用系统时钟PLCK作为主时钟来产生第二存储器30的控制信号。因此，由于一个扇区的主数据MD是1032字，页面方式的写操作应当进行129次，每次2.775μs。在一个扇区中写入一个字的差错信息，单独写一个字的所需时间是92.6ns。因此，写入一个扇区的数据及差错信息的所需时间如下列公式(1)表示是37.116μs。
287ns×129+92.6ns＝37.116μs......(1)现在来说明读取主数据MD和差错信息的过程。首先，当以PIO4方式把已写入第二存储器30的数据传送到外部时，最大传输速率应在16.5Mbps之上。为了把最大传输速率提高到20Mbps，应当每358μs读取7160字节的数据，其中358μs与把一个扇区的数据写入第二存储器30的所需时间相同。因此，在页面方式的读操作中如果一次读8字，同该页面方式读操作应当执行448次。于是，为了满足20Mbps的最大传输速率，页面模式的读操作应当每次进行799ns。此外，当数据以20Mbps的最大传输速率传输时，用于访问第二存储器30的时间，如下式(2)表示成为128.668μs。
287ns×448+92.6ns＝128.668μs......(2)即，在页面方式的读操作中，如果以8字为单位读取数据，则页面读操作的一周期需要287ns，使得在20Mbps的传输速率下页面方式读操作每779ns进行一次。即，由于一个页面方式读周期需要287ns，所以每个读周期有492ns的空余时间。这样的空余时间足以执行一个周期页面方式写操作、一个周期的单个字存取、和一个周期的刷新操作。因此，即使从四个单元114、118、122和132同时产生存储器访问请求信号reg1-reg4，路径缓冲存储器控制器120也能无差错地控制第二存储器30。
现在来描述第二存储器30的访问过程。微机24可以把第二存储器30当作辅助存储器使用。即，微机24访问第二存储器30以到需要的区中写入/读出容量信息或DSI信息。在正常情况下微机24以字或字节为单位读/写数据，但有时可以改变单位时间内读/写的数据量。即，在连续执行页面方式读操作和页面方式写操作期间减少可存取的数据量。此外，如果第二存储器30受较少数目的单元114、118、122和132的访问，则访问第二存储器30的机会将可增加。然而，如果微机24在至少779ns内访问第二存储器30一次，则即使第二存储器30被最频繁地访问，第二存储器30也能在358μs时间内读/写448字的数据。在这种方式下，按照本发明所述的系统解码器通过使用FIFO存储器来以页面方式读/写数据，使传输速率增强到20Mbps，超过在PIO4方式下要求的16.5Mbps的传输速度。
可以从上述说明理解，本发明的DVD再现装置的系统解码器包括FIFO存储器以便以页面方式执行读/写操作，从而高速度地传送数据。
虽然本文已经对本发明的优先实施例作了以上的详尽描述，但是应该十分明白，本领域的技术人员可以对本文所教导的基本的发明概念作出许多变化和/或修改而仍不脱离如所附权利要求书中限定的本发明的思路和范围。
权利要求
1.一种再现记录在光盘上的信息的光盘再现装置的系统解码器，包括路径缓冲存储器；第一FIFO(先进先出)存储器，用于接收已解扰和已检错的数据和以多个字为单位输出所述数据；第二FIFO存储器，用于接收来自所述路径缓冲存储器的数据和以多个字为单位输出所述数据；以及路径缓冲控制器，用于以页面方式把所述第一FIFO存储器中的数据写入所述路径缓冲存储器，和以页面方式读取已写入所述路径缓冲存储器的数据以把所述读取的数据输出到所述第二FIFO存储器。
2.按照权利要求1所述的光盘再现装置的系统解码器，其中所述路径缓冲存储器包括把主数据写入其中的数据区；把所述主数据的差错信息写入其中的差错信息区；以及光盘再现装置的微机将数据写入其中的微计算机区。
3.按照权利要求2所述的光盘再现装置的系统解码器，其中所述光盘是数字视盘。
4.控制光盘再现装置路径缓冲的方法，所述光盘再现装置包括具有路径缓冲存储器和以页面方式访问所述路径缓冲存储器的FIFO存储器的系统解码器，所述方法包括以下步骤响应存储器访问请求信号而产生确认信号；以及如果同时从多个单元接收到所述存储器访问请求信号，则按照预定优先次序逐一产生所述确认信号给所述各单元。
全文摘要
一种在光盘再现装置中传送高速数据用的系统解码器,包括:路径缓冲存储器;第一FIFO存储器,用于接收已解扰和已检错的数据及以多个字为单位输出该数据;第二FIFO存储器,用于从路径缓冲存储器接收数据及以多个字为单位输出该数据;以及路径缓冲控制器,用于把在第一FIFO存储器中的数据以页面方式写入路径缓冲存储器,及用于以页面方式读取已写入路径缓冲存储器中的数据以把读出的数据输出到第二FIFO存储器。
文档编号H04N9/804GK1195853SQ9810392
公开日1998年10月14日 申请日期1998年1月6日 优先权日1997年1月21日
发明者赵灿东, 沈载晟, 郑宗植, 金秉俊 申请人:三星电子株式会社