专利名称：对来自电影胶片资料的数字视频信号编码和解码的装置的制作方法
技术领域：
本发明涉及对来自电影胶片资料的数字视频信号进行编码和解码的装置，该数字视频信号有60赫兹的场频，该电影胶片资料有24赫兹帧频。
动画专家组(MPEG)标准是对供传输或存储的数字视频信号进行压缩标准的代表。该标准经ISO-IEC/JTC1/SC2/WG11讨论，并被推荐为标准的草案。该标准规定了一种将运动补偿预测编码与离散余弦变换(DCT)编码相结合的混合压缩方法。
第一压缩技术，运动补偿预测编码，利用了时域中视频信号的相关性。按照此方法，根据所解码和重放(复制)的代表在现在画面前面或后面的参考画面的视频信号，预测代表现在画面(帧或场)的视频信号。只要将代表现在画面的视频信号和代表参考面面的复制的视频信号之间的运动预测误差进行发送或存储。这就大大地减少了代表现在画面所需要的数字视频信号的总量。
第二压缩技术，DCT编码，利用了内画面，视频信号的二维相关性。按照此技术，当对一块现行画面，或一组运动预测误差，进行正交变换时，信号功率集中在特定的频率成分上。因此，只需要在信号功率所集中的区域上将量化的二进制数码配给DCT系数。这就更进一步减少了代表画面所需要的数字视频信号的数量。
由于MPEG标准的编码技术基本上是供隔行视频信号用的，当在不修改的情况下将它们应用于非隔行视频信号时，出现了许多问题。特别是，当MPEG技术被应用于非隔行视频信号时，能损害压缩比。
电影由连续地重放的静止画面的序列组成，通常每秒24幅画面。电影胶片资料，例如，电影胶片或24-帧视频信号，以24赫兹帧频的全帧形式代表电影的每一幅画面，而隔行视频信号以两个连续场的形式代表电影的每一画面，每一场代表半幅画面，并且从一场位移一行而得到另一场。NTSC隔行视频信号有60赫兹的场频。因此，从24赫兹帧频的电影胶片资料引出60赫兹场频的隔行视频信号，如使用电视电影机所做的那样，需要在胶片资料的每秒帧数和视频信号中的每秒场数之间进行转换。
一般采用称为2-3下拉的技术，将24赫兹帧频的电影胶片资料转换为60赫兹场频的隔行视频信号。
图1画出了2-3下拉如何工作的图形。
2-3下拉的处理包含从电影胶片资料的每两个连续帧的第一帧中引出视频信号的两场，和从胶片资料的两个连续帧的第二帧中引出视频信号的三场的重复工序。在图1中，800和801帧是24赫兹帧频的电影胶片资料的连续帧，图中，每一胶片资料帧被分成奇数场，用实线表示，和偶数场，用虚线表示。
最初，从第一胶片资料帧800引出视频信号的两场。802视频场，奇数场，首先从800第一胶片资料引出，后面是803第二视频场，偶数场。接着，从801第二胶片资料引出视频信号的三场，804视频场，奇数场，最先被引出，后面是805视频场，偶数场，继之以806视频场，另一奇数场。804和806两个奇数场彼此是相同的。对于另两胶片资料帧808和809，重复此过程，由此可引出810至814视频场。要注意的是，810偶数场是最先从808胶片资料帧引出，并且，812和814两个偶数场是从809胶片资料帧引出的。由于所示的安排，从电影胶片资料的四帧序列引出了视频信号的十场的序列，此后重复该序列。
图2画出了将图1所示过程引出的隔行视频信号的场的连续对合并成帧的结果的图形。900和901视频场是从相同胶片资料帧引出的。902和903视频场也是从相同胶片资料帧引出的。因此，由合并900和901视频场所产生的907视频帧，和由合并902和903视频场所产生的908视频帧，每一帧都是从相同胶片资料帧引出的。相反，由合并904和905连续视频场所产生的909视频帧是从两不同胶片资料帧引出的。
当MPEG编码应用于由利用2-3下拉技术从电影胶片资料引出的隔行视频信号而得到的非隔行视频信号时，对在上述例子中的907和908帧进行编码时，因为这些帧每一帧都是从单个胶片资料帧得到的，因而是内相关的，不会出现各种问题。但是，当对909视频帧进行编码时，因为它是从两个不同的胶片资料帧引出的，因而它不一定是内相关的，会遇到各种困难。
如果电影是快速移动的，或者如果在该帧中出现景色变化，由胶片资料的两个不同帧所得到的视频帧有低的垂直相关性，而降低了基于DCT的信号压缩。此外，因为降低了的视频信号的相关性，运动补偿预测也会失败。
发明的目的和提要以下是附图的简略说明图1用图解的方式说明2-3下拉技术的工作原理。
图2描绘了当应用于利用2-3下拉技术由不同胶片资料帧所得到的场而形成的帧时，编码效率如何降低的图形。
图3是构成本发明第一实施例的图象处理装置的编码装置和解码装置的方框图。
图4是包含在图3中的2-3下拉检测电路的方框图。
图5画出了如何由图3中的速率转换电路处理的成对场的图形。
图6是图3中编码器105的方框图。
图7画出了在编码器中如何选择运动预测模型的图形。
图8是图3中所示的解码装置的解码器113的方框图。
图9是构成发明第二实施例的图象处理装置的编码装置和解码装置的方框图。
图10是说明在图9中所示的速率转换电路103中如何产生各种控制信号的图形。
图11是在图9中所示的场顺序重排电路104的方框图。
图12是在图9中所示的编码器105的方框图。
图13是表示在图12中所示的编码器105中编码缓冲器407和在图9中所示解码器112中解码缓冲器701的状态的图形。
图14是表示在图12中所示的编码器105中编码缓冲器107和在图9中所示解码器112中解码缓冲器701的状态的图形。
图15是说明视频缓冲核对器的概念的方框图。
图16是在图9中所示的解码器112和速率转换电路113的方图。
图17图解说明按照第一记录法的第一变化从所记录的帧频为24赫兹的记录信号中解码装置如何产生场频为60赫兹的视频信号。
图18图解说明按照第一记录法的第二变化从所记录的帧频为24赫兹的记录信号中速率转换电路如何产生场频为60赫兹的视频信号。
以下是对发明的详细说明。
本发明的第一实施例首先将参考图3来加以说明，图3画出了编码装置100和解码装置101的方框图。
最先说明编码装置。编码器输入信号Ⅵ，场数为60赫兹的隔行视频信号被送给下面将详细说明的2-3下拉检测电路102。每次2-3下拉检测电路102都检测编码器输入信号Ⅵ中的成对的场，并产生场模式变化信号FMC，送给速率转换电路103。为响应场模式变化信号FMC，速率转换电路103排除来自编码器输入信号Ⅵ的每一成对的场，并将所得到的视频信号送给场顺序重排虽路104。场顺序重排电路104将来自频率转换电路103的信号转换成顺序的、帧频为24赫兹的图象信号。然后编码器105压缩图象信号并对其编码，并将结果送给施加误差校正码的ECC电路。调制电路107对来自ECC电路的信号进行调制，以供在记录介质108上进行记录。
解码装置101接收由记录介质109重放的信号。记录介质109与在其上记录着由编码装置100所产生的信号的记录介质108相同，或者是从该记录介质108引出的。所重放的信号经解调电路110解调，并送给ECC解码电路111，在这里施加误差检测和校正。解码器112对来自ECC解码电路的信号解码成帧频为24赫兹的画面。频率转换电路113将帧频为24赫兹的图象信号转换为场频为60赫兹的视频信号。场顺序重排电器114将来自解码器112的60赫兹场频的视频信号的场顺序恢复成编码器输入信号Ⅵ的场顺序，并且提供60赫兹场频的、解码器装置输出信号VO。
现在参考图4来说明2-3下拉检测电路102的工作过程。场延迟电路201和202，经过两个场周期，即1/30秒的时延，将编码器输入信号Ⅵ，场频为60赫兹的视频信号，转换成延迟信号VPI。差值计算器203接收延迟信号VPI和编码器输入信号Ⅵ，并计算出在两个信号中的每一相应图象要素(象素)之间的差值VP2。
绝对值计算器204计算由差值计算器203对每一象素所计算的差值VP2的绝对值VP3，并将该结果送给累加器205，计算在该场中每一象素的差值的绝对值之和。比较器206将得到的绝对值差值之和与门限值TH比较，当编码器输入信号Ⅵ的帧是成对的场，并且能像这样被排除时，绝对值差值之和VP4小于门限值TH，并且比较器206产生场模式变化信号FMC。
经场延迟电路201相对于视频信号Ⅵ延迟一个场周期的视频信号Ⅶ被送给频率转换电路103，该电路的工作过程用图5来加以说明。当送给频率转换电路103(图1)的延迟视频信号Ⅶ是场频为60赫兹的隔行视频信号，并且是利用2-3往下拉技术从电影胶片资料得到时，如上所述，场301和场302从相同胶片资料帧中产生。场303至305也全部从一个胶片资料帧，不同于场301和302起源的帧中产生。由于场303和场305作为2-3下拉的结果是相同的(成对的场)，场305提供多余的信息。
因此，当来自2-3下拉检测电路102的场模式变化信号FMC指示场，如场305之类，是成对的场时，频率转换电路103把该场看作是成对的场，并且从视频信号Ⅵ1中排除该场。频率转换电路接着将得到的视频信号Ⅵ4送给场顺序重排电路104，将视频信号Ⅵ4中的各场的顺序重排成由编码器105的编码顺序所要求的顺序。场顺序重排电路104也可将构成每帧的两场隔行，以提供顺序的画面。
图6是编码器105的方框图。来自场顺序重排电路104的视频信号Ⅵ4被送给单元化电路401，它将信号Ⅵ4分成最好是16×16象素的宏单元。每一宏单元经由下面将会说明的运动检测电路402被送给差值检测器403。
差值检测器403还接收来自由场存储器411至414所形成的对运动补偿的场存储器组和预测器415的运动补偿象素的宏单元，所述预测器在下面也将得到说明。差值检测器逐个象素地确定象素的宏单元和运动补偿象素的宏单元之间的差值。
来自差值检测器403的运动预测误差的宏单元被送给DCT电路404，它对将每个宏单元分为四份所得到的单元中的运动预测误差进行正交变换。DCT电路404最将离散余弦变换(DCT)用于每一单元。由DCT电路404所定的DCT系数被送给量化器405，在这里利用自适应所分配的位数它们被量化了。所量化的DCT系数然后被送给可变长度编码器406，这里应用如Huffman编码，或者扫描宽度受限制的编码之类的可变长度编码。可变长度编码器406也把运动矢量MV，预测模式信号PM，和场模式变化信号FMC和所量化的DCT系数结合起来。可变长度编码电路406的输出被送给编码器缓冲器407，它通常以恒定的位速率提供编码器输出信号VC1。要注意的是，尽管在图6中漏掉了，从编码缓冲器407到量化器405反馈一个防止编码缓冲器407溢出或下溢的信号。
量化器405也将所量化的DCT系数经由去量化器408，逆DCT电路409，相加器410和选择器417馈给运动补偿的场存储器411至414。该去量化器将置化器405所完成的量化倒过来，该逆DCT电路409将DCT电路404所完成的DCT过程倒过来。由于将来自逆DCT电路408的重新形成的运动预测误差的每一宏单元与由存储在场存储器411至414中的一幅或多幅前面的画面所得到的参考画面的运动补偿宏单元，经预测器415，进行相加，相加器410重新形成了现在画面的宏单元。在现在画面完全地重新形成之后。接着它可存储在场存储器411至414的一个之中，由选择器417进行选择，作为对后面画面进行编码的参考画面。
来自单元化电路401的象素的宏单元还送给运动检测电路402，以决定每个宏单元的矢量，并且还产生每个宏单元的绝对值差值之和。运动检铡电路402将绝对值差值之和送给运动预测模式决定电路418，以决定运动预测模式，这在下面将会说明。象素宏单元还从单元化电器401，经运动检测电路402，传给差值检测电路403，这在上面已经说明。
现在参考图7说明选择每个宏单元的预测模式的方面。图7表示双向-预测编码(B-画面)的情形。可得到三种预测模式(1)根据前面的参考画面正向预测；(2)根据前面和后面画面的线性预测(用线性计算的方法计算在现在画面的宏单元中的每一象素，例如根据在前面画面中的参考宏单元中的象素和在后面画面中的参考宏单元中的象素来计算平均值)；和(3)根据后面参考画面的反向预测。
如果用X代表现在画面和由运动检测电器402所决定的前面参考画面之间的预测误差的绝对值差值之和，用Y代表现在画面和后面参考画面之间的预测误差的绝对值差值之和，那么，如图17所示当Y＞JX，相当于区域601，运动预测模式决定电路418根据前面的场或帧选择正向预测；当KX≤Y≤JX，相当于区域602，运动预测模式决定电路418根据前面和后面的场或帧选择线性预值；和当Y＜KX，相当于区域603，运动预测模式决定电路418根据后面的场或帧选择反向预测。
运动预测模式决定电器418将预测模式PM和运动矢量MV供给运动补偿的场存储器组的预测器415，和读地址发生电路1016。按照预测模式PM和运动矢量MV由地址发生电路1016所产生的读地址被加到场存储器411至414上。地址发生电路1016产生偏离现在宏单元的象素地址的场存储器地址，偏离的量由运动矢量MV指定。按照由读地址发生电路1016所提供的地址，从场存储器读出象素的宏单元，并提供给预测器415，按照预测模式PM，完成选择和插入。这样，利用预测模式PM和运动矢量MV，运动补偿的场存储器411至414和预测器415完成了运动补偿。
现在参考图8所示方框图，详细地说明第一实施例的解码装置101的解码器112。
给解码器112的解码器输入信号VD3被暂时地存储在解码器缓冲器701中。可变长度解码器702将解码缓冲器所收到的DCT系数的可变长度编码倒过来，并取出运动矢量MV，预测模式PM，和场变化模式信号FMC。逆量化器703对所量化的DCT系数进行逆量化，逆DCT电路704将DCT系数变换为运动预测误差的单元。将逆量化器703和逆DCT电路704构造成具有对图6所示编码器的量化器405和DCT电路404的特性分别地互补的特性。
由组合来自逆DCT电路的四个相邻单元的正方形排到所形成运动预测误差的宏单元被送给相如器705的一个输一端，相加器的另一输入端，经预测器711，用从一幅或多幅参考画面所得到的运动补偿宏单元来馈送。相加器705的输出，现在画面的重新形成的宏单元，被送给由预测器711和场存储器707至710组成的运动补偿的场存储器组中的场存储器的一个。重新构成的存储在场存储器707至710中的画面用作对后面画面进行解码的参考画面，并且边经选择器706，以适当的定时，从场存储器送出，形成解码器输出信号VO1的画面。
显示地址发生电路713将显示地址供给场存储器707至710。来自产生同步信号以响应外同步信号的同步信号发生电路712的帧脉冲信号提供给显示地址发生电路713。
由可变长度解码器702取出的场模式变化信号FMC，和解码器输出信号VO1被送给频率转换电路113。当信号FMC指示从编码器输入信号中除去了场，频率转换电路使解码器输出信号中的相应的场加倍，提供场频率为60赫兹的输出信号。来自频率转换电路113的信号传给场顺序重排电路114，在这里，来自频率转换电路的信号的场顺序被恢复成编码器输入信号的顺序，并提供所得到的信号作为解码装置输出信号VO，其场频为60赫兹。
现在参考图9对本发明的第二实施例进行说明，图9画出了编码装置100和解码装置101的方框图。在图9中，与图3中所示部件相应的部件用相同的参考号码表示。
首先说明编码装置100。编码器输入信号Ⅵ，60赫兹场频的视频信号，被送给2-3往下拉检测电路102，在这里，每当检测到成对场时就产生场模式变化信号FMC。为响应场模式变化信号，频率转换电路103从编码器输入信号Ⅵ中除去每个成对的场，并将所得到的信号送给场顺序重排电器104。
在频率转换成由编码器105所要求的频率之后，场顺序重排电路104改变场的顺序。在场顺序重排之后，编码器105对画面信号进行压缩和编码，并将所得到的编码信号送给ECC电路106，加上误差校正码。调制电路107对来自ECC电路106的信号进行调制，供在记录介质上进行记录用。此外，在第二实施例中，指示打算显示的帧所采用的方法的控制信号，例如下面将作说明的DSO或DFN，被包含在记录在记录介质108上的信号之中。
现在说明解码装置101。对从记录介质108中取出的记录在记录介质109上的信号进行重放，由解调电路110进行调解，并送给ECC解码电路111，在这里，进行误差检测和校正。解码器112将来自ECC电路的信号解码成有帧频为24赫兹的视频信号。
频率转换电路113产生地址信息用来送给解码器112，以便将解码器112所产生的视频信号的画面顺序还原为编码器输入信号Ⅵ的顺序，并将所重排的信号变换为有60赫兹场频的视频信号。解码器提供所得到的信号作为场频为60赫兹的解码装置输出信号VO。
本实施例的2-3往下拉检测电路102的工作过程和结构类似于前面所述的第一实施例的，因此这里将不再进行说明。
但另一方面，频率转换电路103的工作过程也类似于上面参考图5所描述的，下面参考图10来说明在第二实施例中由频率转换电路103所产生的信号。
第二实施例的频率转换电路103接收来自2-3下拉检测电路102的场模式变化信号FMC，如上所述。当频率转换电路103检测到FMC信号是处于它的1状态时，它不将来自编码器输入信号的相应的成对的场送给场顺序重排电路104。相反，当频率转换电路检测到FMC信号是处于它的0状态时，它将未变化的编码器输入信号的场送给场顺序重排电路104。
此外，第二实施例的转换电路103产生最高场第一特征位DSO，指示将显示的帧的场所按照的顺序。DSO特征位量只能有0或1值的一位的特征位。在它的1状态时，特征位DSO指示首先将显示特征位从属的帧的视频信号的第一场和第二将显示视频信号的第二场。反之，在它的0状态时，特征位DSO指示首先将显示特征位从属的帧的视频信号的第二场和第二将显示第一场。按照惯例，首先所显示的场是奇数场。频率转换电路103还产生许多场显示编码特征位DFN，指示特征位从属的帧是按两场显示还是按三场显示。而且，DFN特征位是只能有0或1值的一位特征位。在它的1状态时，特征位DFN指示特征位从属的帧将按三场显示。相反，在它的0状态时，特征位DFN指示特征位从属的帧将按两场显示。
在图10中可以看到，2-3下拉检测电路102(图9)，当它检测到成对的场4和9时，就产生场模式变化信号，所以场0在相应于胶片资料帧A的输出帧(a)中是最高场，最高场第一特征位DSO是处于其1状态，指示首先将显示帧的第一场。而且，输出帧(a)是从编码器输入信号Ⅵ的仅有的两场中得到的，所以，场显示编码特征位DFN的数被置于其0状态。
相应于胶片资料帧B的输出帧(b)的第一场(场2)是最高场，所以最高场第一特征位DSO被置于其1状态，指示在第二场(场3)之前将显示帧的第一场(场2)。输出帧(b)是从编码器输入信号Ⅵ的三场(场2,3和4)得到的，所以场显示编码特征位DFN的数被置于其0状态，指示输出帧(c)必须按两场显示。
相应于胶片资料帧C的输出帧(c)的第一场(场5)是最低场，所以最高场第一特征DSO被置于0状态，指示输出场(c)的第二场在第一场(场5)之后显示。该输出场(c)只从编码输入信号Ⅵ的两场产生，所以场显示编码特征位DFN的数值被置于0状态，指示输出帧必须按两场显示。
最后，相应于胶片资料帧D的输出帧(d)的第一场(场7)是最低场，所以最高场第一特征位DSO被置于其0状态，指示在第一场(场7)之后将显示输出帧(d)的第二场(场8，最高场)。输出帧(d)是从编码器输入信号Ⅵ的三场(场5,6和7)得到的，所以场显示编码特征位DFN的数被置于其1状态，指示输出帧(d)必须按三显示。
频率转换电路103将特征DSO和DFN送给编码105，和场顺序重排电路104。
场顺序重排电路104的结构示于图11中。场顺序重排电器104包括一组复数场存储器161和地址控制器162。
来自频率转换电路103的画面信号送给场顺序重排电路104，并且在按照地址控制器162所指定的地址处，首先记录在存储器组161中。然后从场存储器组161中读出在由地址控制器162所指定的地址上的画面信号，并送给编码器105。
地址控制器162产生响应画面编码类型信号PCT，宏单元地址ABL，和最高场第一特征位DSO的地址。画面编码类型信号PCT由在编码器105中的画面编码类型发生器420产生。宏单元地址ABL由也在编码器105中的单元化电路401产生。最高场第一特征位DSO由频率转换器103产生。
场存储器组161存储若于场。地址控制器162涉及信号PCT，ABL和DSO，产生从频率转换器103处收到的画面信号被写在场存储器组161中的地址，并将地址送给存储器组161。然后根据该地址将从场顺序重排电路104处收到的画面信号写进存储器组161中。
而且，地址控制器162涉及信号PCT,ABL和DSO，产生在场存储器组161中的地址，在该地址上记录送给编码器105的目前画面信号的宏单，并将该地址送给存储器组161。按照该地址从场存储器组161中读出的目前画面信号的宏单元送给编码器105。靠改变相对于记录地址的读出地址的顺序，能重新排到由频率转换电路103处收到的场，提供由编码器105所要求的场顺序。此外，由读来自连续场的间隔行，场顺序重排电路能将两隔行场转换为单独的非隔行帧作帧模式编码。
图12表示第二实施例的编码器105的方框图，在图中，与在上面参考图6所说明的编码器中的部分对应的部分用相同的参考号码来表示。
在编码器105中，单元化电路401产生在帧中最好是16×16象素的每个宏单元的地址ABL，并将该地址送给场顺序重排电路104。场顺序重排电路104从场存储器161中读出每个单元地址所指定的象素的宏单元，并将作为输入信号Ⅵ4的象素的宏单元送给编码器105。信号Ⅵ4通过单元化电路401，和运动检测电路402，进入差值检测器403。
差值检测器403还接收与在输入信号Ⅵ4中象素的每个宏单元对应的运动补偿象素宏单元。运动补偿的象素宏单元是由上面参考图6所说明的场存储器411至414和预测器415所构成的运动补偿的场存储器组提供。差值检测器403决定在输入信号Ⅵ4中象素的每个宏单元和从预测器415处收到的相应的象素运动补偿宏单元之间的逐个象素的差值。
来自差值检测器403的运动检测误差的宏单元送给DCT电路404，对由每个宏单元除以四所得到的运动检测误差的单元进行正交变换。DCT电路404最好把离散余弦变换(DCT)用于每个单元。由DCT电路404所提供的DCT系数送给量化器405，在这里利用自适应分配的位数将该系数量化。所置化的DCT系数然后送给可变长度编码器406，在这里应用了如Huffman编码，或者扫描宽度受限制的编码之类的可变长度编码。可变长度编码器406的输出送给编码缓冲器407，通常以恒定的位速率提供压缩了的输出信号VC1，缓冲监控电路1017，将在下面说明，采用将信号OVF反馈到量化器405，控制由量化器405所产生的位数的方法，防止编码缓冲器407的的溢出或下溢。
量化器405还将所量化的系数经由去量化器408，逆DCT电路409，相加器410，和选择器417送给运动补偿的场存储器411至414。去量化器将由量化器405所完成的量化倒过来，逆DCT电路409将由DCT电路404所完成的DCT过程倒过来。相加器410采用将来自逆DCT电路408的重新构成的运动预测误差的每个宏单元与从存储在场存储器411至414的一幅或多幅前面画面所得到的参考画面的运动补偿宏单元，经预测器415，进行相加的方法，重新构成了现在画面的宏单元。在完全重新构成了现在画面之后，接着可将其存储在由选择器417所选择的场存储器411至414的一个之中，作为对后面画面进行编码的参考画面。
输入信号Ⅵ4的宏单元还送给运动检测电路402，决定每个宏单元的运动矢量，并产生每个宏单元的绝对值差值之和。运动检测电路402将绝对值差值之和送给运动预测模式决定电路418。
如以上参考图6所述，选择了三个现有的预测模式。
在第二实施例中，运动预测模式决定电路418将预测模式PM和运动矢量MV提供给运动补偿的场存储器组的预测器415，并提供给读地址发生电路1016。按照预测模式PM和运动矣量MV，由地址发生电路1016所产生的读地址提供给场存储器411至414。地址发生电路1016产生场存储器地址，该地址偏离现在宏单元的象素地址由运动矢量MV所表示的大小。按照由读地址发生电路1016所提供的地址，从场存储器中读出象素的宏单元，并提供给预测器415，按照预测模式PM完成选择和内插。如此，利用预测模式PM和运动知量MV，运动补偿的场存储器411至414和预测器415完成运动补偿。
在图12中所示的编码器105的第二实施例中，画面编码类型发生电路420决定是利用内一帧编码(I-画面)，预测编码(P-画面)，还是利用双向预测编码(B-画面)，对每帧进行编码。由画面编码类型发生电路420产生的画面编码类型信号PCT指示每帧的画面编码类型。在连续I-画面中间，在连续P-画面中间和在I-画面和第一其后的P-画面之间的画面数可被置于预定值。例如，每十五帧可提供一幅I-画面，每三帧可提供一幅P-画面。在连续的P-画面中间，或者在I-画面和第一其后的P-画面之间的两帧是B-画面。换句话说，连续I-画面中间，连续P-画面之间，和I-画面和第一其后的P-画面之间的画面数是与信号有关的。
画面编码类型发生电路420将画面编码类型送给运动预测模式决定电路418，单元化电路401，可变长度编码器406和时间参考发生电路421。时间参考发生电路产生时间参考信号，用以送进可变长度编码器406。时间参考信号是与每幅输入画面有关的信号，并指示在画面组(GOP)中的画面被显示的顺序，在下面将会对此作详细说明。来自时间参考发生电路421时间参考送给可变长度编码器406。
现在对第二实施例的可变长度编码器406进行说明。可变长度编码器406将每幅画面的编码视频信号加给磁头，使信号对在记录介质108上进行记录作好准备。当记录介质上所记录的信号有帧频24赫兹，并且通过利用2-3下拉技术，如上所述，得到60赫兹场频的视频信号从电影胶片资料上引出时，该信号利用以下两种记录方法的每一个能被记录在记录介质108上。
在第一方法中，作为记录在记录介质上的信号的部分，记录了一个或多个控制信号，当重放记录以提供有60赫兹的场频的输出视频信号时，该控制信号指示哪一帧的哪一场应被重放。在第二方法中，未记录这样的控制信号，并且，当重放记录时，解码器完成自动的2-3下拉过程，提供有60赫兹的场频的输出视频信号。
首先说明关于第一记录方法的两种变化，在第一记录方法中，特征位或者控制信号指示哪一场将被重放。
第一记录方法-变化12-3下拉检测电路102将场模式变化信号FMC每次置于1，它检测在输入视频信号中的成对的场。因此，在关于第一记录方法的第一变化中，FMC信号被用作控制信号，指示在重放记录时在该记录中应产生三场的帧。在第一记录方法的第一变化中，FMC信号被加给应产生三场的那些帧的画面磁头，并被同时记录。FMC信号可被记录在画面磁头的画面编码扩展中(这些术语下面会详述)。
在叙述关于第一记录方法的第二变化和第二记录方法之前，将对某些标题语法的描述和在编码装置和解码装置的MPEG-2标准中所规定的缓冲作用的排列进行说明。
MPEG-2视频序列的语法示于表1中(注本说明书内总共包含8个表，即表1至表8，它们统一编排在本说明书正文叙术部分之后)。表1的数学算符和语法类似于在C程序设计语言中所用的。表1中所用术语在供电影和关腾的声音进行一般的编码用的ISO/IEC建义H.26X的工作草案中作了限定，这里引用它作参考。表2表示在表1中所涉及的MPEG-2序列标题的语法，表3表示在表1中所涉及的MPEG-2序列扩展的语法。
在表2中所示的序列标题帧频(framl-rate)符号组是四位长并规定了在视频序列中视频信号的帧频。帧-频符号组的可能状态示于表4中。包含在表3所示的序列扩展中的是非隔行序列(non-interlaced-sequence)特征位，其状态指示在视频序列中的视频信号是隔行的还是顺序的(即非隔行的)。当视频序列只含有顺序的画面时，非隔行序列特征位被置于其1状态，否则，非隔行序列特征位被置于其0状态。当非隔行序列特征位是在其0状态时，帧频代表预计的显示序列的每秒帧数。当非隔行序列是在其1状态对，帧-频指定每秒非隔行帧数，因此，和每秒顺序画面数。
表2所示的序列标题和表3所示序列扩展还分别地包括vbv缓冲器容量(vbv-buffer-size)符号组和vbv缓冲器容量扩展(vbv-buffer-size-extesion)。vbv缓冲器容量符号组如vbv缓冲器容量扩展符号组一起提供能计算VBV缓冲器的容量的数量，如以下将会说明的那样。视频缓冲检验器(VBV)是概念上与编码装置的输出端连接的虚拟解码器。VBV包括由VBV缓冲器容量所规定容量的虚拟缓冲器。编码器的输出信号以所使用的恒定码速率送给VBV缓冲器。按照下面将详细说明的规则从VBV缓冲器中提取信号。MPEG编码装置的技术所要求是它产生的位流将不使VBV缓冲器或者溢出或者下溢。如此，VBV缓冲器容量B规定对编码装置所产生的输出信号进行解码要求的最小缓冲器容量。关于VBV的详情在ISO/IEC建议H.26X的工作草案的附录C中作了陈述。
vbv缓冲器容量的十个最低位被置于表2中所示的序列标题的vbv缓冲器容量符合组中。vbv缓冲器容量的五个最高位被置于表3所示的序列扩展中的vbv缓冲器容量扩展符号组中。来自vbv缓冲器容量扩展符号组的五位与来自vbv缓冲器容量扩展符号组的的十位相结合产生称为vbv缓冲器容量的十五位整体。其后按照如下的公试由vbv缓冲器容量计算出VBV缓冲器的容量BB=16×1.024×vbv-缓冲器-容量在上面表1中所定义的视频序列中，画面标题和画面编码扩展，每一个包含若干符号组，位于每幅画面的视频信号之前。画面标题和画面编码扩展的语法分别地示于表5和表6中。
现在对在表5所示的画面标题中的符号组的数字进行说明。
时间-参考(temporal-referenee)符号组是10位符号组，其内容指示画面标题列入画面显示的顺序(在视频序列中的画面的顺序不用于显示画面的顺序)。对于每幅输入画面，画面计数器加1，以提供时间-参考。对于画面的每组的第一画面，时间-参考计数器被复原到零，或者如果它到达1204时。当按两场对帧编码时，时间-参考对于两场是相同的。
画面-编码-类型(Picture-Coding-tyPe)编码是三位符号组，其内容识别如何对画面标题列入的画面编码，即对画面编码是利用内画面编码(I-画面)，预测编码(P-画面)，还是利用双向预测编码，或者是否只对由内画面编码产生的直流(DC)分量编码(D-画面)。画面编码类型符号组的可能状态示于表7中。在视频序列中，无D画面可以和任何其它类型的画面在一起。
vbv-延迟(vbv-delay)符号组是十六符号组，当编码器给输出信号提供恒定位速率时使用其内容。vbv-延迟规定了在进行解码的开头解码器缓冲器的初始占用，以防止解码器缓冲器的下溢或溢出。vbv-延迟是根据在现在画面的视频信号从缓冲器的取出之前，以目标位速率R从初始未占用状态到所希望的初始占用，填满VBV缓冲器所需要的时间来定义的。vbc-延迟是在收到在画面标题中画面开始编码(picture-start-Cobe)的最后字节之后，VBV应该等待的90千赫兹系统钟的周数。
vbv-延迟可以根据VBV缓冲器的状态按下式来计算vbv-延迟n=90,000×Bn*/R在上面的方程中n＞0，Bn*是紧接在从缓冲器取出画成n的视频号之前，但是在取出任何GOP层和在画面n之前的序列标题之后，VBV缓冲器占用，和R是序列标题中的位-速率(bit-rate)指出的位速率。
现在说明表6所示的画面编码扩展的符号组的数字。
画面结构(picture-structure)符号组是两位符号组，其内容指示画面是否是帧画面，或者，相反，画面是由两场组成帧的上部场还是下部场。画面结构符号组的可能状态示于表8中。
上部场第一(top-field-first)特征位的状态的含义取决于在画面结构符号组中所指出的画面结构。当帧结构(frame-structure)指示画面是帧画面时，上部场第一特征位处于其1状态指示帧由上部场首先将被显示。相反，上部场第一特征位处于其0状态指示帧的下部场首先将被显示。在场结构画面中，或者在非隔行序列特征位被置于其1状态的顺序帧结构画面中，上部场第一特征位总是被置于其0状态。
场显示编码(field-displayed-code)特征位的数字指示画面将被显示的场数。当特征位被置于其1状态时，画面将按三场被显示。当特征位被置于其0状态时，画面将按二场被显示。如果画面是顺序画面，其画面结构编码是11。并且非隔行序列特征位处于其1状态，则场显示编码特征位的数字一定被置于其0状态。由场画面所组成的帧总是以两场来显示。
现在参考图13,14和15来说明由缓冲监控电路1017对编码缓冲器的控制。
首先，参看图15，第二实施例的缓冲监控电路1017控制在可变长度编码器406中的位分配，以防止解码器缓冲器804(相应于在图16所示解码器中的缓冲器701)当对由编码装置产生的输出信号进行解码时所出现的溢出或下溢。缓冲监控电路靠将上面提到的虚拟视频缓冲检验器(VBV)缓冲器88假想地连到编码装置的输出端来运行。由编码装置产生的的输出信号送到虚拟VBV缓冲器811。根据下面所说的规则，并且为响应vbv-延迟符号组的内容，从VBV缓冲器中读出存储在虚拟VBV缓冲器中的每幅画面的视频信号。缓冲监控电路1017监视虚拟缓冲器811的状态，并且控制在可变长度编码器中的位分配，以防止虚拟VBV缓冲器溢出或下溢。
缓冲监控电路控制可变长度编码器视频位流，以便编码装置的输出信号满足下面的视频缓冲检验器要求(1)VBV和编码装置有相同的钟频和相同的画面速率，并且同步地运行。
(2)VBV有容量B的VBV缓冲器，这里B如上所述根据在序列标题中的vbv-缓冲器-容量和在序列标题扩展中的vbv-缓冲器-容量-扩展来计算。
(3)VBV初始是未占用的，并且用来自编码装置的输出信号填充由在画面标题中的vbv-延迟所说明的时间。
(4)所有已经在VBV缓冲器中的面面的视频信号，及时地取出最长的。然后，在根据序列标题中的画面-速率(picture-rate)，画面编码扩展中的画面-结构(picture-structure)，和在最后解码画面的画面标题中的场-显示-编码的数字所计算出的时间t之后，在那个时间已经存储在缓冲器中的画面的全部视频信号，即时地取出最长的。时间t的时间间隔定义如下；t=场计数/(每幅画面场XP)这里每幅画面场(field-per-picture)=2，当画面结构=11时，即，就帧结构而论，或者每幅画面场=1，当画面结构有不同于11的数值时；P=根据画面速率计算的每秒画面的数；和场-计数是根据在最后显示画面的画面隔行标题中的场-显示-编编码的数字所计算出的显示场的数字。
序列标题和紧接在画面之前的GOP标题与画面同时地被取出。紧接在任何数据或信号被取出之前，检查VBV。每当检查VBV缓冲器对，其占用必须处于0和B之间，这里B是用根据前面所述的vbv-缓缓冲器-容量和vbv-缓冲器-容量-扩展所计算出的位表示的VBV缓冲器容量。
现在说明第一记录方法和第二记录方法的第二种变化。
第一记录方法-第二种变化MPEG-2语法形成了在画面标题中，场的特正式分配，用作存储由关于第一记录方法的第一种变化所要求的FMC信号。如此，关于第一记录方法的第二种变化采用了与正式MPEG-2语法相符的控制信号和符号组，当按60赫兹场频的隔行视频信号重放记录时，指示所记录信号的哪帧的哪场应该成双。在MPEG-2语法中，非隔行序列符号组，指示在视频序列中所有画面是否是非隔行画面，和帧速率(frame-rate在)符号组，其内容指示画面速率是在开始每个视频序列的序列标题中的符号组。在第一记录方法的第二变化中，可变长度编码器406置帧速率于24赫兹或23.976赫兹，并且将非隔行序列置于0。
对于第一记录方法的第二变化采用了由频率转换电路103提供的特征位DSO[上部场第一(top-field-first)]和DFN[被显示场编码数(number-of-field-displayed-code)]作特征位，指示哪场应在解码装置输出信号VO中重复。频率转换电路103将特征位DSO和DFH送绛可变速率编码器406，在这里它们进入由视频序列中每幅画面标题中的MPEG-2标准所分配的场。在画面标题中，处于其1状态的特征位DSO指示画面的第一场将首先被显示，而处于其0状态的特征位DSO指示画面的第二场将首先被显示。另外，处于其0状态的特征位DFN指示画面将按两场被显示，而处于其1状态的特征位DFN指示画面将被显示成三场。
第二记录方法现在将说明第二记录方法，它提供解码装置用自动地完成2-3下拉过程解码的信号。
第二记录方法将非隔行序列特征位置于其1状态，和将帧速率置于24赫兹或23.976赫兹。由于非隔行序列特征位的状态，上部场第一特征位始终被置于0。另外，被示场编码数特征位被置于0。在指示哪场在解码器中将是成双的编码器输出信号中不包含信号。当解码器中的频率转换电路识别出非隔行序列特征位和帧速率的这种结合时，它自动地完成2-3下拉过程，如下将会说明的那样。
现在将说明第二记录方法，用此方法解码装置自动地完成2-3下拉过程，对来自编码器的输出信号的位速率的影响。
第二记录方法不控制在画面标题中的被显示_场_编码数特征位的状态，并且解码装置101自动地完成2-3下拉过程，以提供60赫兹场频供显示用的解码装置输出信号。由此结果，如图13中所示，由于编码器的输出信号包含与解码器的输出信号中每秒画面数不同的每秒画面数，因此未满足上面所说明的VBV缓冲器的要求。从而，如果缓冲监控电路1017，根据编码装置正绛VBV缓冲器送信号的假设，控制编码装置中的量化器405，则溢出或下溢可能出现在解码装置101中的实际的缓冲器中。所以，当使用第二记录方法时，在编码器中一定要采取防止在解码装置中缓冲器的可能溢出或者下溢的防范措施。
使用第二记录方法的条件是(1)必须利用由4/5(4/5相当于编码装置和解码装置之间的帧频之比)乘在序列标题和序列扩展中的vbv_缓冲器_容量所得到vbv缓冲器容量来计算VBV缓冲器容量B。
(2)必须既要考虑将视频序列的第一帧的视频信号显示成三场的情况，又要考虑将第一帧的视频信号显示成两场的情况来选择vbv_延迟。
现在对图13和14进行说明。在每个图中，实斜平行线之间的距离代表缓冲器容量。在每个图中，平行线的倾角代表编码装置的输出信号，或者解码装置的输入信号的位速率。在每个图中，实线阶梯线表示编码器801如何将每幅画面的视频信号传送绛编码缓冲器802。如以上所述，每幅画面的全部视频信号，在每个画面24赫兹的周期，瞬时地被存储进编码缓冲器。在每个图中，虚线阶梯线表示解码器805如何从解码缓冲器805中取出每帧的视频信号。如上所述，在由vbv-延迟到规定的延迟时间之后，每幅画面的全部视频信号，在每幅画面30赫兹的周期，瞬时地从解码缓冲器中取出。缓冲监控电路1017确保每个实线阶梯线被保持在关联的平行线之内。
当利用第二记录方法时，图14中的虚线之间的距离代表缓冲器容量B’(根据vbv缓冲器容×4/5计算)。在这种情况下，完成缓冲控制以致虚线倾斜平行线和实线倾斜平行线的中心可以彼此符合。
照这样，由于使缓冲监控电路1017，与实际解码缓冲器的容量相比较，减小了VBV缓冲器的容量，可以在没有在解码缓冲器中出现溢出和下溢的风险的情况下使用第二记录方法。但是，VBV缓冲器的容量的减小可以导致分配绛有些画面的位远少于根据有其全容量的VBV缓冲器所分配的位。这会引起画面质量的一定损坏。
现在参考图16所示的方框图对第二实施例的解码器112进行说明。图16中相应于上面所说明的图8所示解码器中的部分的部分用相同的参考号码表示。来自ECC解码电路111的输入信号VD3暂时地被存路在解码缓冲器701中，如上所述。来自解码缓冲器701，输入信号通过可变长度解码器72，在这里，从输入信号VD3中的不同标题取出至少一个控制信号，如下面将会说明的那样。可变长度解码器还将在编码装置中可变长度编码器406中所实现的DCT系数的可变长度编码倒过来。
此后，在来自可变长度解码器的信号中所量化的DCT系数的每段，利用由可变长度解码器702从输入信号VD3中取出的信息，由逆量化器703进行逆量化。接着对每个得到的DCT系数的段由最好应用逆DCT的逆DCT电路704进行正交变换。逆量化器703和逆DCT电路704要构造成具有分别地互补图12所示编码器中的量化器405和DCT电路401特性的性能。
来自DCT电路704的输出的运动预测误差的每一宏单元送到相加器705，在这里，它与由预测器711从一幅或多幅参考画面引函的宏单元结合，以重新产生现在画面的宏单元。将所得到的现在画面的宏单元，按照自显示地址发生电路713来的地址，送到场存储器707至710中的一个。由显示地址发生电路713，以适当的定时，将场存储器707至710中所存储的完全重新构造的画面读出到选择器706，该选择器706以解码器输出信号VO1部分的形式提供所读出的画面。
可变长度解码器702还从输入信号VD3的标题中提取上面所说明的，送到场地址发生电路721的不同的控制信号。当利用第一记录方法对从记录介质109重放的信号进行记录，并且控制信号指示从编码器输入信号中取出场时，这使场地址发生电路721再次从场存储器707至710中的一个读出早先曾读出两幅画面的重新构造的画面。重复读出的画面送到选择器706，它以解码装置输出信号VO的部分的形式提供所读出的画面。这样，控制信号使解码器重复到解码的场，以重新构造从解码器输入信号中取出的每一场。
现在参考图16，将对图9所示的解码装置的第二实施例的频率转换电路113作说明。
在频率转换电路113中，场地址控制器721接收经由可变长度解码器702，从输入信号VD3中取出的一个或多个控制信号送解码器112，也就是说，场地址控制器或接收FMC信号，或是接收非_隔行_序列特征位，帧_速率，上部_场_第一特征位和所显示_场_编码的数字特征位。场地址发生器721提供地址到选择器706，使选择器将存储在场存储器组707至710中的重新构造的画面的视频信号送到解码装置输出信号VO。
场地地发生器721还接收来自可变速率解码器702的时间-参考信号，使场地址发生器721能够控制选择器706，以便解码装置输出信号VO中的场顺序与编码器输入信号VI的相同。
当利用所描述的第一记录方法的第一种变化对记录在记录介质109上的信号进行记录时，可变速率解码器702从画面标题中取出场模式变化信号FMC，并且将它送到速率转换电路113作控制信号。对于FMC信号是处于其1状态的那些帧，场地址发生器721使选择器706将来自场存储器707至710中的一个的帧的第一场的视频信号，第二次送到解码器装置输出信号，以便帧提供解码器装置输出信号VO的三场。否则，场地址发生器使选择器706提供来自帧的解码装置输出信号VO的两场。当序列中的第一帧的FMC处于0状态时，从如图17中为帧A所示的帧中引出两场。但是当序列中第一帧的FMC处于1状态时，从如图17的帧B所示那样的帧中引出三场。
当记录在记录介质109上的信号是与MPEG-2标准相一致时，利用对于第一记录方法的第二种变化，或者利用第二记录方法，可对该信号记录。可变速率解码器702从画面标题中取出非隔行序列，帧速率，上部场第一特征位，所显示场编码数特征位，和时间参考，并将这些控制信号送绛场地址发生器721。
当非隔行序列是1并且帧速率为24赫兹或者23.976赫兹时，这指示利用第一记录方法的第二种变化，记录记录在记录介质109上的信号。因此，场地址发生电路721榄查上部场第一特征位的状态，和所显示场编码数特征位的状态，以决定在解码装置输出信号VO中哪帧的哪场应该重复。
图18画出了在由记录介质109重放出的有24赫兹帧速率的信号中，从每幅画面的画面标题取出的两个特征位信号如何控制产生有60赫兹场频的解码装置输出信号。当从画面标题取出的上部场第一特征位(DSO)处于其1状态，并且从画面标题取出的所显示场编码数特征位处于其0状态时，场地址发生器721使选择器706提供来自在画面标题下面的画面信号的解码装置输出信号VO的两场。选择器读出所选择的场存储器707至710的一个的顺序是这样的，使得输出信号的第一场相当于画面信号的上部场。
当上部场第一特征位(DSO)处于其1状态，并且所显示场编码数特征位处于其1状态时，场地址发生器721使选择器从画面标题下面的画面信中提供解码装置输出信号VO的三场。选择器读出所选择的场存储器707至710中的一个所用的顺序是这样的，使得输出信号的第一和第三场相当于画面信号的上部场。
当上面场第一特征位(DSO)处于其0状态，并且所显示场编码数特征位处于其0状态时，场地址发生器721使选择器706从在画面标题下面的画面信号中提供解码装置输出信号VO的两场。但是，选择器读出所选择的场存储器707至710中的一个所用的顺序是这样的，以致输出信号的第一场相当于画面信号的底部场。
最后，当上部场第一特征位(DSO)处于其0状态，并且所显示场编码数转征位处于其1状态时，场地址发生器721使选择器706从在画面标题下面的画面信号中提供解码装置输出信号VO的三场。选择器读出所选择的场存储器707至710中的一个所用的顺序是这样的，以致输出信号的第一和第三场相当于画面信号的底部场。
当非隔行序列特征位的状态是0并且帧速率是24赫兹或23.976赫兹时，这向场地址发生器721指示记录在记录介质109上的信号是利用第二记录方法记录的。在此时，上部场第一特征位(DSO)恒定地保持在其0状态，并且所显示场编码数特征位也恒定地保持在其0状态。为响应控制信号的这种组合，场地址发生器产生地址序列，使选择器706在没有参考任何发生于编码器的控制信号的情况下，完成2-3往下拉过程。当场地址发生器使选择器将另外帧的一场送绛解码装置输出信号VO，以完成2-3下拉过程时，在解码装置输出信号VO中的成对的场可以是或不是与编码输入信号Ⅵ中的成对的场相同的场。
最后，由本发明的实施例制成或再生产的视频信号记录108或109至少包括，如涉及成对场的除去的数据，场模式变化信号(FMC)或电视电影转换速率信息(非隔行序列和帧速率)之类的东西。成对场被除去的画面可以利用场模式变化信号或者用所显示场编码数特征位来识别。对这样画面的只别避免了，为防止解码器缓冲器的溢出或下溢，减小VBV缓冲器的容量的需要。
记录可以在如下一类的记录介质上进行，例如，盘形记录介质(光盘，可记录的光盘，硬盘等等)，带基记录介质，半导体存储器，IC卡等等。而且，由编码装置产生的信号可以作为广播信号来发射，或者经由如电缆系统或电话网这样一类分配系统来传播。
表1视频序列
表2序列标题
<p>表3序列扩展
<p>表4帧_速率
<p>表5画面标题
权利要求
1．一种对编码视频信号进行解码从而提供场频为60赫的隔行输出视频信号的方法，编码视频信号的各帧通过对顺序视频信号帧频为24赫的各帧进行编码而获得，顺序视频信号通过取消各成对场从场频为60赫的隔行输入视频信号中获得，编码视频信号各帧包括控制信号，该控制信号具有表明从对顺序视频信号各失场帧进行编码得出的编码视频信号各帧的状态指示，各失场帧为顺序视频信号被消除的成对场所在处的各帧，所述方法的特征在于，它包括下列步骤从编码视频信号各帧提取控制信号；对编码视频信号各帧进行解码，从而提供相应的重构顺序视频信号各帧；和当控制信号表明编码视频信号的其中一个帧是从对其中一个失场帧进行编码而产生的时，根据从编码视频信号各帧提取的控制信号，从重构顺序视频信号各帧获取隔行输出视频信号的三个场，并从重构顺序视频信号的其它全部各帧获取隔行输出视频信号的两个场。
2．如权利要求1所述的方法，其特征在于控制信号只纳入编码视频信号分别从顺序视频信号各失场帧得出的各帧中；且在获取步骤中，从重构顺序视频信号的那些从对编码视频信号在提取步骤中所提取的控制信号所在的各帧进行解码得出的各帧中，获取隔行输出视频信号的三个场。
3．如权利要求1所述的方法，其特征在于编码视频信号的各帧包括相应的变换系数集；且解码步骤包括下列步骤提供参考画面；从编码视频信号获取变换系数集；对变换系数集进行逆正交变换从而提供相应的运动预测误差集；和根据参考画面和其中一个运动预测误差集重新构成重构顺序视频信号的其中一个帧。
4．一种对编码后的视频信号进行解码从而提供场频为60赫的隔行输出视频信号的设备，编码视频信号含有对帧频为24赫的顺序视频信号各帧进行编码而得出的各帧，顺序视频信号通过消除成对场从场频为60赫的隔行输入视频信号中得出，编码后的视频信号各帧包括具有状态表示的控制信号，以表示从对顺序视频信号各失场帧进行编码得出的编码后的视频信号的各帧，各失场帧为顺序视频信号被消除的成双场所在处的各帧，所述设备的特征在于，它包括解码装置，用于对编码后的视频信号各帧进行解码，以提供相应的重构顺序视频信号的各帧；提取装置，用于从编码后的视频信号的各帧中提取控制信号；和场获取装置，根据从编码视频信号各帧提取的控制信号工作，用于在控制信号的状态表明编码后的视频信号的其中一个帧是从对其中一个失场帧进行编码而得出的时，从重构顺序视频信号的相应其中一个帧获取隔行输出视频信号的三个场，并从重构顺序视频信号的所有其它帧获取隔行输出视频信号的两个场。
5．如权利要求4所述的方法，其特征在于控制信号不是纳入编码视频信号的各帧中而是只纳入编码视频信号从各失场帧得出的各帧中；且获取装置从重构顺序视频信号的那些对由提取装置所提取的控制信号所处的位置处的编码后的视频信号的各帧解码而得出的那些帧中，产生隔行输出视频信号的三个场。
6．如权利要求4所述的方法，其特征在于编码视频信号各帧包括相应的变换系数集；且所述解码装置包括变换系数集获取装置，用于从编码后的视频信号中获取变换系数集；逆变换装置，用于对变换系数集进行逆正交变换，以提供相应的运动预测误差集；和重构装置，用于根据参考画面和逆变换装置提供的相应其中一个运动预测误差集重新构制重构顺序视频信号的各帧。
全文摘要
从输入视频信号引出记录信号和重放所记录信号以提供输出信号的系统,记录信号有实质上低于输入视频信号和输出视频信号的位速率,输入视频信号和输出视频信号有60赫兹的场频,输入视频信号是利用2—3下拉处理从电影胶片资料引出的,该系统包括:(1)编码装置,它包括:检测器、除去器和编码器;和(2)解码装置,它包括:解码器和场引出器。
文档编号H04N7/52GK1221287SQ98119128
公开日1999年6月30日 申请日期1993年9月18日 优先权日1992年9月18日
发明者J·米光, Y·谷崎, T·铃木 申请人:索尼公司