用于链路的过度训练的方法和设备的制造方法
【专利说明】用于链路的过度训练的方法和设备
[0001]优先权
[0002]本发明要求2012年9月25日提交的美国专利申请号13/626，195、题目为METHODAND DEVICE FOR LINK-OVER TRAINING的优先权，所述申请的公开文本以引用的方式并入本文。
技术领域
[0003]本公开涉及用于改进利用链路训练的设备之间的信号链路质量的方法和设备。本公开更具体涉及用于将噪声注入训练信号以在利用链路训练的设备之间实现更好的链路的方法和设备。
[0004]发明背景
[0005]由视频电子标准协会(VESA)公布的DisplayPort架构利用实施链路服务的链路层。这是实施链路服务的许多类型的通信协议中的一种。DisplayPort中和源设备内的链路服务被用来发现、配置并维持与设备连接的链路。链路服务通过链路训练来配置链路。链路服务是如下过程:在来源和目的地处调整不同的控制设定直到在来源与接收器之间优化并匹配训练中的信号的质量。这些设定影响传输信号的电气性能(强度和形状)，以及在接收器处如何读取信号。经由辅助信道，通过DisplayPort传输器(图形输出)与接收器(中继器、集线器或显示器)之间的握手(handshaking)来控制训练过程。链路训练是迭代过程。大量信号道(signal lane)和信号速度的组合可被尝试作为训练序列的部分。满意的结果递送到彼此调整的传输器和接收器以用于准确的信号传输。训练的结果递送经调整的结果是可能的，所述经调整的结果并非被优化，而被设定成接近可接受程度的边缘。在这种情况下，由于线路上的噪声或消极地影响信号质量的其它因素，接收器可能会偶尔错失信号。因此，接收器更可能失去与来源的同步，这导致屏幕闪烁且引起显示图像的丢失的信号丢失。
[0006]有关DisplayPort的规范指示:一旦在训练序列期间成功接收信号，则应在来源或目的地处完成额外的调整，以增加额外的保真度。已发现，在实践中，这样的最后调整并不一定被执行。因此，信号质量可能处于用于最佳余量的优化设定的边缘，所述最佳余量定期导致可能信号丢失。
[0007]此外，对最后训练调整的操作由接收器(显示器)内的固件控制。这种固件通常在出厂时设定，且在后期制造阶段不容易更新。
[0008]因此，存在对用于改进利用链路训练(例如在DisplayPort信号中)的设备之间的信号链路质量的设备和方法的需要。
[0009]附图简述
[0010]图1是示出采用DisplayPort技术的系统的架构的图表；
[0011]图2是根据本公开的实施方案的示出图1的系统的示例性操作的流程图；以及
[0012]图3是根据本公开的另一实施方案的示出图1的系统的示例性操作的流程图。
【具体实施方式】
[0013]在示例性且非限制性实施方案中，本发明的一些方面体现在方法中，通过该方法，特意将噪声提供并加入经受链路训练操作的信号。链路训练操作被用来获取源设备与接收设备之间的链路。
[0014]简单而言，在一个示例性实施方案中，提供了一种用于训练数据链路的方法，其包括选择性地并特意地将噪声加入信号；并且使用其中被特意加入噪声的信号来训练数据链路。
[0015]在另一个实例中，提供了一种具有可训练的数据链路的设备，其包括:数据流源；噪声源；和实施链路训练操作的链路控制器。所述设备可操作以选择性地将来自噪声源的噪声应用到来自数据流源的信号，使得当链路控制器主动实施链路训练操作时，采用组合的噪声和数据信号。
[0016]在再一个实例中，提供了一种包括其上的非临时性指令的计算机可读介质。当由至少一个处理器解译时，所述指令促使至少一个处理器执行以下操作:提供其中被特意加入噪声的信号以供链路训练操作处理。
[0017]图1示出用于将来自图形设备(PC 10的GPU/APU)的视频信息提供到显示器(面板12)、中继器、集线器或具有DisplayPort架构的相似设备的架构。DisplayPort提供交流耦合的电压差分接口。该接口由三个不同的信道组成:主链路14、AUX信道16和热插拔检测(HPD) 18。主链路14以可以不同速率(千兆/秒)进行操作的一个、两个或四个可伸缩数据对(或道)为特征。这些特征通过在PHY层15内的设定来实施。主链路14负责传输来自流源36的流。主链路速率由多个因素确定，包括传输器和接收器(即，图形源设备和显示器)的能力、缆线的质量和系统内的噪声。最终将所述流提供到显示器12的流宿40。
[0018]显示器12中的DisplayPort配置数据(DP⑶)20描述了接收器的能力，并存储显示器的连接状态。一旦源设备(PC 10)被连接，扩展显示标识数据(EDID) 22则告知源设备(PC 10)显示器12的能力。链路策略制作器24和流策略制作器26分别管理链路和流36。
[0019]链路层负责等时运输28、链路30和设备38服务。在输出设备(S卩，图形卡、GPU)中，等时运输服务28使用主链路14将理解的一组规则将视频流和音频流映射到一种格式，使得数据可跨在主链路14中可得到的大量道伸缩。此外，当数据到达显示器12时，所述规则允许将流重构成其原始格式。
[0020]链路服务30被用来发现、配置和维持与设备连接的链路。链路服务30使用DPCD20经由辅助信道16来做到这一点。当经由热插拔信道18检测到热插拔时，PC 10 (或其它源设备)经由DP⑶20读取显示器12的能力，且至少部分嵌入EDID 22。该数据被传送到链路层(在46处图示)，传送到源设备10，从源设备10的链路层读取(在48处图示)，其中在源设备10的链路层处，该数据用于将链路配置为链路训练的部分。
[0021]链路训练是如下过程:经由辅助信道16通过DisplayPort传输器(PC 10的图形设备)与接收器(显示器12)之间的握手来调整链路的各种性能(启用的道数量、链路速率、上升和下降时间、电压电平、上升和下降斜度)。在常规操作期间已完成链路训练之后，显示器12使用热插拔信道18来报告(例如，当检测到失去同步时的)变化。
[0022]PC 10进一步包括噪声源32。噪声源32可操作以选择性地将噪声注入将通过主链路14传输的流。噪声源32可以是PC 10的现有部件中的一个或组合。再进一步，可预想这样一种实施方案:噪声源32是定制设计的噪声源，其提供被认为有助于实现高质量的调整连接的特定类型的噪声。源32的实例包括:时钟分布法(差分对CMOS);从级联的锁相回路移除第一噪声滤波器；增加扩展频谱设定的水平；和与ASIC路由、信号隔离相关且绑定到电力轨或地轨的其它噪声源。在常规的系统操作下，噪声的源可被选择为对在DisplayPort道上所观察到的噪声提供最佳匹配的源。上述列出的噪声源中的每一个通常是可用的，而无需将任何物理分量添加到现有系统。
[0023]对来自噪声源32的噪声的注入至少部分由PC 10的链路发现/初始化模块34控制。PC 10的链路发现/初始化模块34是说明性的驱动器，并且以下功能通过驱动编程来实现。
[0024]在一个实施方案中，如在图2中图示，将噪声插入被提供到主链路14的信号。传输“嘈杂的”信号，使得其由显示器12接收，并由显示器12的链路训练操作处理(方框200)。此外，如需要，一旦链路被成功训练(或操作超时)，则从提供的信号移除噪声(方框210)。
[0025]更具体而言，在操作中，每当链路训练是活动的(诸如当显示器被检测但不同步时(方框300))，发现/初始化模块34指示噪声源32活动，并将噪声注入通过主链路14传输的数据流(方框310)。在训练操作期间，该嘈杂的信号随后被提供到显示器12 (方框320)。
[0026]在本实施方案中，作为在其中特意加入噪音的结果，当显示器12的链路策略制作器24分析接收到的信号时，显示器12的链路策略制作器24看到与噪声源32不活动时将看到的信号相对的降级信号。因此，在链路训练期间(方框320)，链路配置的子集可能被发现是不可接受的，如果不存在噪声，则链路配置的子集将被发现是可接受的。这些过时的配置很可能是当系统经历与噪声源32提供的噪声相似的噪声水平时将使链路受干扰的那些配置。因此，对在宿端(诸如显示器12)中出现的现有链路训练操作提供在其中加入噪声的信号(方框200)，以迫使将链路调整(若可能)为更鲁棒性的设定(与当链路训练操作使用没有噪声加入的流时已被使用的设定相比)。通过要求在宿端设备中无变化，本公开的该实施方案(包括源设备10和由此发送的信号)与现有的支持DisplayPort的宿端设备(例如，DisplayPort协议版本1.0, 1.1, 1.2，1.3之后的版本)完全向后兼容。
[0027]如果发现可接