Sof、eof和egt的解码电路的制作方法
【技术领域】
[0001]本发明涉及一种IS0/IEC14443typeB (类型B)协议的SOF、EOF和EGT的解码电路。
【背景技术】
[0002]SOF,EOF和EGT是IS0/IEC14443typeB协议(以下简称“协议”)规定的同步信息，分别表示帧同步头、帧额外保护时间和帧尾。详细内容可参阅IS0/IEC14443-1，2，3中的定义。
[0003]随着物联网技术的发展，越来越多的行业将电子标签RFID (射频识别)附着在物品上形成识别系统；而读卡机芯片也逐渐在物联网的整个系统体系中发挥着关键作用。支持近场识别的IS0/IEC14443规定的typeB类通信协议的卡片因其对负载调制深度的可调性及软件抗冲突流程等特点不断增多，非接读卡机芯片对typeB类两相相位编码解调时，除了要对每个位周期固定BPSK (二相相移键控)副载波个数的数据期进行解调，也要对协议规定的同步信息SOF、EOF和EGT等进行正确的解析，否则会数据期的解调错误。
【发明内容】
[0004]本发明要解决的技术问题是提供一种IS0/IEC14443typeB协议的S0F、E0F和EGT的解码电路，能够正确解调SOF、EOF和EGT，且不影响对数据期间的开窗法数字相关解调。
[0005]为解决上述技术问题，本发明的IS0/IEC14443typeB协议的SOF、EOF和EGT的解码电路，包括:
[0006]一待解调副载波上升沿检测电路，用于检测待解调BPSK副载波输入信号的上升沿；
[0007]—待解调副载波周期计数器，与所述待解调副载波上升沿检测电路相连接，用于在SOF、EGT和EOF期间用系统时钟对待解调BPSK副载波周期进行计数；
[0008]一基准副载波计数器，对基准副载波进行计数，根据协议规定的SOF或EOF的连续低电平持续etu (基本时间单位，I个etu为9.472 μ s)时间，或者EGT的高电平持续时间范围，产生周期检测使能信号；
[0009]一翻转点判决电路，与所述基准副载波计数器和待解调副载波周期计数器相连接，在所述周期检测使能信号使能后，检测所述待解调副载波周期计数器的计数值是否大于等于1.5T，如果大于等于1.5T，则输出I个相位翻转信号，用于后端副载波相关解调电路进行SOF、EOF和EGT的相位翻转点的解调；
[0010]其中，1.5T为设定阈值，IT等于16个系统时钟。
[0011]本发明对于IS0/IEC14443typeB协议规定的低速106k?424k波特率模式下的SOF, EOF, EGT的低电平或者高电平翻转点，在非完整位周期时，用周期计数检测的方法，能够正确的解析出该翻转点；对于完整位周期的数据期间的解码可以继续按照开窗法(即根据一个位周期的固定副载波的个数，选择某个或者几个副载波进行相关计算)的数字相关解调逻辑实现。
[0012]这样，在SOF、EGT和EOF期间，BPSK副载波个数有可能不等于标准的一个数据位周期应有的BPSK副载波个数时，按照翻转周期进行逐个翻转点检查；既不影响数据解调，又能相对准确的解码恢复出正确的S0F、E0F和EGT的翻转点；既保留了开窗法相关解调的误码率低的优点，又解决了 SOF，E0F，EGT期间的非完整位周期跳变的检测问题，从而提高了整个帧的解码成功率。
【附图说明】
[0013]下面结合附图与【具体实施方式】对本发明作进一步详细的说明:
[0014]图1是IS0/IEC14443typeB协议的SOF、EOF和EGT的解码电路原理框图；
[0015]图2 是 IS0/IEC14443typeB 协议的 SOF 波形图；
[0016]图3是周期检测使能信号波形图；
[0017]图4 是 IS0/IEC14443typeB 协议的 EOF 波形图；
[0018]图5是IS0/IEC14443typeB协议规定的424k波特率下SOF波形图；
[0019]图6是图1中待解调副载波周期计数器原理框图。
【具体实施方式】
[0020]参见图1所示，所述IS0/IEC14443typeB协议的SOF、EOF和EGT的解码电路在下面的实施例中，包括:
[0021]一待解调副载波上升沿检测电路，用于检测待解调BPSK副载波输入信号Bpsk_subc_stream的上升沿,输出BPSK副载波上升沿检测信号Bpsk_ssy。
[0022]一待解副载波周期计数器，与所述待解副载波上升沿检测电路相连接，用于在SOF、EGT和EOF期间用系统时钟对待解调BPSK副载波周期进行计数，输出计数值T_cnt。
[0023]一基准副载波计数器，是用于检测基准副载波ref_SUbc的个数，即统计基准副载波ref_Subc的ETU个数及EGT和EOF的副载波个数，并根据IS0/IEC14443typeB协议规定的S0F、EGT和EOF的ETU个数和解码状态位信息Decode_state (表示当前解码状态)标识出应该进行周期检测的时机，输出周期检测使能信号T_det_Start。所述基准副载波是指副载波边界选定后以边界为计数零点产生一个理想的847k副载波参考信号。
[0024]一翻转点判决电路，在所述周期检测使能信号T_det_Start使能后，检测所述待解副载波周期计数器的计数值是否大于等于1.5T，如果大于等于1.5T，则输出I个相位翻转信号Bpsk_inv，用于后端副载波相关解调电路进行S0F、E0F和EGT的相位翻转点的解调。其中，1.5T为设定阈值。其核心思想是根据周期计数法来确定翻转点，而非数字相关解调。
[0025]根据IS0/IEC14443协议，载波频率为13.56MHz，用系统时钟(13.56MHz)去检测一个标准的847k副载波周期时，一个标准的847k副载波周期应等于16个系统时钟，因此IT即为16个系统时钟。
[0026]所述数字相关解调，是根据与基准副载波的相似度来判决是正向的基准副载波，还是反向的基准副载波。
[0027]图2是IS0/IEC14443typeB协议所规定的SOF的未经副载波调制的波形:其SOF的低电平的实际持续时间范围是[lOetu, Iletu]。其中，bl,b2分别表示起始位之后的第I个 bit,第 2 个 bit ；a 表不 ^ 2etu, ^ 3etu。图 2 中 “ > 12etu, ^ 14etu 表不整个 SOF 的时间范围，是闻低电平总和。
[0028]如图3所示，当所述基准副载波计数器Ref_SUb_cnt计数到8时，说明已经有9个etu连续的低电平,从第10个etu开始,周期检测使能信号T_det_start起跳,所述翻转点判决电路开始检测周期计数器的计数值T_cnt是否大于1.5T临界值(即设定阈值)，以产生解码数据是否该翻转的标志信号(即相位翻转信号)Bpsk_inv0
[0029]同理，对于图4所示的IS0/IEC14443typeB协议所规定的EOF以及数据期间的EGT,所述基准副载波计数器都对基准副载波的个数进行计数，并在协议规定最小etu个数减去I个etu的计数时间点，置位周期检测使能信号T_det_Start，通过周期计数法来检测EOF或者EGT的后一次翻转点。
[0030]下面以图5所示的424k波特率下的SOF检测波形为例，作进一步说明:
[0031]首先基准副载波计数器对基准副载波计数，由于是424k波特率，计数到8*2=16个基准副载波时(“*”表示乘号)，周期检测使能信号T_det_Start置位，所述待解调副载波周期计数器开始工作。图5中“Bit_rate”表示当前通信波特率。
[0032]结合图6所示，所述待解调副载波周期计数器在系统时钟Sys_clk域下计数，使能信号为周期检测使能信号T_det_Start ;同步清零信号口有2个驱动源，其中，一个是待解调副载波上升沿检测电路输出的检测信号BpSk_SSy，另一个是翻转比较信号T_det_0Ver。当所述翻转点判决电路在周期检测使能信号T_det_Start使能后检测到所述待解调副载波周期计数器的计数值T_cnt大于1.5T (24个系统时钟)的阈值(如20个系统时钟)，产生相位翻转信号Bpsk_inv和翻转比较信号T_det_over,该翻转比较信号T_det_over将所述待解调副载波周期计数器清零。
[0033]由于是对周期计数检测SOF、EOF和EGT，实际的翻转点信号有可能会比理论的位边界翻转点迟I个副载波(1.18μ S);因此在后续数据解码或者帧结构错误判断时，应将这I个副载波的偏差计算进去，可以在设计S0F、EGT和EOF的长度判断逻辑时，放宽边界。
[0034]本发明针对typeB低速相关解调时SOF，EOF, EGT的相关解调窗口不确定性问题，设计了一种基于周期计数法确定翻转点的解调电路，可以在typeB的数据期间按照波特率开窗相关解调，而在S0F，E0F，EGT期间按照翻转周期进行逐个翻转点检查。因此，既保留了开窗法相关解调的误码率低的优点，又解决了 SOF，EOF, EGT期间的非完整位周期跳变的检测问题。
[0035]所述“相关解调窗口不确定”是指，在数据期间，每个位周期是固定个副载波周期，如212k对应4个、106k对应8个，但是在帧同步信息期间S0F、EGT和E0F，副载波个数是不确定的，如在106k波特率下，EGT可能有I个2个…等任意个(一般小于3.5个位周期)副载波周期，这样对106k波特率下，SOF期间相关窗口就不能固定的选择在第6、7个副载波周期。
[0036]以上通过【具体实施方式】对本发明进行了详细的说明，但这些并非构成对本发明的限制。在不脱离本发明原理的情况下，本领域的技术人员还可做出许多变形和改进，这些也应视为本发明的保护范围。
【主权项】
1.一种IS0/IEC14443typeB协议的SOF、EOF和EGT的解码电路，其特征在于，包括: 一待解调副载波上升沿检测电路，用于检测待解调BPSK副载波输入信号的上升沿； 一待解调副载波周期计数器，与所述待解调副载波上升沿检测电路相连接，用于在SOF、EGT和EOF期间用系统时钟对待解调BPSK副载波周期进行计数； 一基准副载波计数器，对基准副载波进行计数，根据协议规定的SOF或EOF的连续低电平持续etu时间，或者EGT的高电平持续时间范围，产生周期检测使能信号； 一翻转点判决电路，与所述基准副载波计数器和待解调副载波周期计数器相连接，在所述周期检测使能信号使能后，检测所述待解调副载波周期计数器的计数值是否大于等于1.5T，如果大于等于1.5T，则输出I个相位翻转信号，用于后端副载波相关解调电路进行SOF、EOF和EGT的相位翻转点的解调； 其中，1.5T为设定阈值，IT等于16个系统时钟。
2.如权利要求1所述的解码电路，其特征在于:所述待解调副载波周期计数器在系统时钟域下计数，计数使能信号为所述周期检测使能信号；当所述待解调副载波上升沿检测电路输出检测信号，或者当所述翻转点判决电路检测到所述待解调副载波周期计数器的计数值大于等于1.5T，产生翻转比较信号，将所述待解调副载波周期计数器清零。
【专利摘要】本发明公开了一种ISO/IEC14443typeB协议的SOF、EOF和EGT的解码电路，包括：一待解调副载波上升沿检测电路，用于检测待解调副载波输入信号的上升沿；一待解调副载波周期计数器，用于在SOF、EGT和EOF期间用系统时钟对待解调副载波周期进行计数；一基准副载波计数器，对基准副载波进行计数，根据协议规定的SOF/EOF的连续低电平持续etu时间，或者EGT的高电平持续时间范围，产生周期检测使能信号；一翻转点判决电路，在周期检测使能信号使能后，检测待解调副载波周期计数器的计数值是否大于等于1.5T，如果大于等于1.5T，则输出1个相位翻转信号。本发明能够正确解调SOF、EOF和EGT，且不影响对数据期间的开窗法数字相关解调。
【IPC分类】H04L7-00, H04L29-06
【公开号】CN104702399
【申请号】CN201310654490
【发明人】王永流
【申请人】上海华虹集成电路有限责任公司
【公开日】2015年6月10日
【申请日】2013年12月5日