用于超大面阵拼接cmos图像传感器的复用型像元控制电路的制作方法
【技术领域】
[0001]本发明属于CMOS图像传感器技术领域，具体涉及一种用于超大面阵拼接CMOS图像传感器的复用型像元控制电路。
【背景技术】
[0002]图像传感器的作用主要进行数字图像采集，将采集的光信号转变为电信号。目前已经大规模商用的图像传感器主要分为CXD和CMOS两大类型。CMOS图像传感器相较于CXD图像传感器具有低功耗、低成本和兼容性高等优点，被广泛应用于航空航天、生物技术及消费电子领域中。
[0003]随着应用范围的扩大，消费者对图像尺寸提出更高要求，大规模图像传感器需求日益增多。传统的图像传感器设计方法往往只注重提高分辨率或帧率，忽略了芯片规模增大带来的工艺要求高，实现困难，制造成本日益攀升的问题。因此，迫切需要以一种可支持拼接及版图复用的图像传感器设计结构，降低芯片制造门槛和曝光次数。而目前图像传感器中控制行开窗的像元行控制电路普遍采用传统的译码电路，难以克服无法复用的缺点，因此如何改进像元行控制电路，以较小的电路结构及可复用的设计实现成为目前的设计难点。
【发明内容】
[0004]本发明的目的在于克服上述不足，提供一种用于超大面阵拼接CMOS图像传感器的复用型像元控制电路，该电路产生图像传感器像元面阵的行选控制信号，支持图像传感器的开窗、合并等多种工作模式，具有设计结构简单、重复程度高、可移植性好等特点。
[0005]为了达到上述目的，本发明包括L级串行像元控制子电路A，每级串行像元控制子电路A能够产生I行像元的控制信号，能够产生控制像元阵列规模为IXL行的图像传感器中产生行控制信号，每个串行像元控制子电路A为最小可复用单元，包括K级串行像元控制子电路B和开窗地址选通电路，每个串行像元控制子电路B为一个基本开窗单元，每个串行像元控制子电路B产生I/Κ行像元的控制信号，每个像元控制子电路B包括W级最小像元控制子电路C。
[0006]所述最小像元控制子电路C包括四个D触发器、两个输入多路选择器、S-R触发器和与非门组合逻辑结构；第一 D触发器的输入端连接上一级最小像元控制子电路C输出的积分指针信号，第一 D触发器的输出端连接S-R触发器的S端、与非门组合逻辑结构和第一输入多路选择器的第一输入端，第一输入多路选择器的第二输入端连接上一级最小像元控制子电路C输出的积分指针信号，第一输入多路选择器的输出端通过第二 D触发器连接与非门组合逻辑结构和下一级最小像元控制子电路C ;第三D触发器的输入端连接上一级最小像元控制子电路C输出的读出指针信号，第三D触发器的输出端连接S-R触发器的R端、与非门组合逻辑结构和第二输入多路选择器的第一输入端，第二输入多路选择器的第二输入端连接上一级最小像元控制子电路C输出的读出指针信号，第二输入多路选择器的输出端通过第四D触发器连接与非门组合逻辑结构和下一级最小像元控制子电路C ;S-R触发器的输出端连接与非门组合逻辑结构；
[0007]首端最小像元控制子电路C连接外端的积分指针信号和地线，末端最小像元控制子电路C将指针输出到芯片外部。
[0008]所述与非门组合逻辑结构的输入端接入像元复位管周期信号、像元行选管周期信号和像元传输管周期信号，与非门组合逻辑结构的输出能够分别控制偶数行传输管，奇数行传输管，行选管和复位管。
[0009]所述开窗地址选通电路包括接收串行像元控制子电路A地址差异信号的管壳键合指区，管壳键合指区包括VDD1电源线和GND1地线，每个复用单元对应一组1/0，根据复用单元在整体芯片中的位置不同，I/O PAD通过键合丝与VDD1电源线或GND1地线连接，产生不同的地址参考信号，并与开窗地址的高位信号一起接入比较器产生块选通信号SI，开窗地址的低位信号与块选通信号SI接入地址译码电路，产生串行像元控制子电路B的行选通信号S2。
[0010]与现有技术相比，本发明包括L级串行像元控制子电路A，每个串行像元控制子电路A包括K级串行像元控制子电路B和开窗地址选通电路，每个像元控制子电路B包括W级最小像元控制子电路C，从而实现了复用型电路的开窗功能，本发明的电路结构精简，控制可靠，具有优良的可扩展性与可复用性，可应用于不同面阵规模的CMOS图像传感器芯片电路。
[0011]进一步的，本发明以两个输入多路选择器，产生每行像元的控制指针信号，将像元阵列的行选管、复位管和传输管的周期控制信号依次选通，输出至像元面阵，实现了对像元面阵的曝光与读出控制功能，且支持开窗与像元合并功能。
【附图说明】
[0012]图1为本发明的结构示意图；
[0013]图2为本发明时序实现方案示意图；
[0014]图3为本发明最小像元控制子电路C的结构示意图；
[0015]图4为本发明串行像元控制子电路A的地址差异及开窗选通电路的实现方式示意图；
[0016]图5位本发明若干串行像元控制子电路的结构示意图。
【具体实施方式】
[0017]下面结合附图和实施例对本发明做进一步说明。
[0018]参见图1，本发明包括L级串行像元控制子电路A，每级像元控制子电路A能够产生I行像元的控制信号，为最小可复用单元，能够产生控制像元阵列规模为IXL行的图像传感器中产生行控制信号，每个像元控制子电路A包括K级串行像元控制子电路B和开窗地址选通电路，每个串行像元控制子电路B为一个基本开窗单元，每个串行像元控制子电路B产生I/Κ行像元的控制信号，每个像元控制子电路B包括W级最小像元控制子电路C。
[0019]参见图3和图5，最小像元控制子电路C包括四个D触发器、两个输入多路选择器、S-R触发器107和与非门组合逻辑结构108 ;第一 D触发器101的输入端连接上一级最小像元控制子电路C输出的积分指针信号，第一 D触发器101的输出端连接S-R触发器107的S端、与非门组合逻辑结构108和第一输入多路选择器105的第一输入端，第一输入多路选择器105的第二输入端连接上一级最小像元控制子电路C输出的积分指针信号，第一输入多路选择器105的输出端通过第二 D触发器102连接与非门组合逻辑结构108和下一级最小像元控制子电路C ;第三D触发器103的输入端连接上一级最小像元控制子电路C输出的读出指针信号，第三D触发器103的输出端连接S-R触发器107的R端、与非门组合逻辑结构108和第二输入多路选择器106的第一输入端，第二输入多路选择器106的第二输入端连接上一级最小像元控制子电路C输出的读出指针信号，第二输入多路选择器106的输出端通过第四D触发器104连接与非门组合逻辑结构108和下一级最小像元控制子电路C ;S-R触发器107的输出端连接与非门组合逻辑结构108 ；
[0020]首端最小像元控制子电路C连接外端的积分指针信号和地线，末端最小像元控制子电路C将指针信号输出到芯片外部。
[0021]与非门组合逻辑结构108的输入端接入像元复位管周期信号、像元行选管周期信号和像元传输管周期信号，与非门组合逻辑结构108的输出能够分别控制偶数行传输管，奇数行传输管，行选管和复位管。
[0022]参见图4，所述开窗地址选通电路包括接收串行像元控制子电路A地址差异信号的管壳键合指区200，管壳键合指区200包括VDD1电源线201和GND1地线202，每个复用单元对应一组1/0203，根据复用单元在整体芯片中的位置不同，I/O PAD通过键合丝与VDD1电源线201或GND1地线202连接，产生不同的地址参考信号，并与开窗地址的高位信号一起接入比较器204产生块选通信号SI，开窗地址的低位信号与块选通信号SI接入地址译码电路，产生串行像元控制子电路B的行选通信号S2。
[0023]实施例:
[0024]—种用于超大面阵拼接CMOS图像传感器的复用型像元控制电路产生4k*4k像元面阵的行控制信号，像元结构为2.5T，要求每IK行电路可复用，且最小开窗粒度为128*128。实施例的方案如图1所示。本发明包括4级串行像元控制子电路A，每级串行像元控制子电路A产生1024行像元的控制信号，每个串行像元控制子电路A为最小可复用单元。其中，串行像元控制子电路A包括8级串行像元控制子电路B和开窗地址选通电路，像元控制子电路B产生128行像元的控制信号，每个像元控制子