通信系统的制作方法
【技术领域】
[0001]本申请总体涉及蜂窝式基站，并且更具体地，涉及串接式(cascading)基带处理器。
【背景技术】
[0002]存在大量的蜂窝式基站，它们使用相同的无线接入技术(RAT)，诸如3G、时分同步的码分多址接入(TD-SCDMA)、高速分组接入(HSPA)、双载波HSPA (DC-HSPA),LTE等。这些基站可以具有不同的容量，以容纳不同数量的并发用户、不同的带宽(BW)、不同数量的发射(TX)天线、不同数量的接收(RX)天线等。随着蜂窝式技术变得更普遍，蜂窝操作者规划并部署具有较宽的基站范围的网络，这些基站具有不同的大小和容量。
【发明内容】
[0003]根据本申请的一实施方式，提供了一种通信系统，该通信系统包括:第一从属处理器，包括:第一数据端口，用于与主处理器交换数据；第一时钟输入端，用于接收来自主处理器的主时钟信号；第一同步输入端，用于接收来自主处理器的同步信号；第一可配置延时器，用于使第一从属处理器时钟与主处理器同步，第一从属处理器时钟响应于主时钟信号和同步信号被同步；第一移频器，用于设定第一从属处理器频率；第一射频接收器，用于接收来自主处理器的射频数据；第一组合器，用于组合第一从属处理器的射频数据和来自主处理器的射频数据，以生成组合的射频数据；以及第一射频发射器，在第一从属处理器频率下操作，第一射频发射器用于发射组合的射频数据。
[0004]此外，根据该实施方式，该通信系统还包括:主处理器，主处理器包含:第一主数据端口，用于与第一从属处理器交换数据；主时钟输入端，用于接收来自外部时钟源的时钟信号；主时钟输出端，用于传输主时钟信号；主同步输出端，用于传输同步信号；主移频器，用于设定主处理器频率；主射频发射器，在主处理器频率下操作，主射频发射器用于发射来自主处理器的射频数据。
[0005]此外，根据该实施方式，第一从属处理器频率与主处理器频率相同。
[0006]此外，根据该实施方式，该系统还包括:第二从属处理器，第二从属处理器包含:第二数据端口，用于与主处理器交换数据；第二时钟输入端，用于接收主时钟信号；第二同步输入端，用于传输同步信号；第二可配置延时器，用于使第二从属处理器时钟与主处理器同步，第二从属处理器时钟响应于主时钟信号和同步信号被同步；第二移频器，用于设定第二从属处理器频率，第二从属处理器频率与主处理器频率相同；第二射频接收器，用于接收组合的射频数据；第二组合器，用于组合第二从属处理器的射频数据和组合的射频数据，以生成进一步组合的射频数据；以及第二射频发射器，在第二从属处理器频率下操作，第二射频发射器用于发射进一步组合的射频数据；以及在主处理器上的第二主数据端口，第二主数据端口与第二从属处理器交换数据。
[0007]此外，根据该实施方式，主处理器频率与第一从属处理器频率不同。
[0008]此外，根据该实施方式，第一从属处理器进一步包括用于发射第一从属处理器射频数据的第二射频发射器；以及主处理器进一步包括:主射频接收器，用于接收第一从属处理器射频数据；主组合器，用于组合主处理器的射频数据和第一从属处理器射频数据，以生成主组合的射频数据；以及第二主射频发射器，在主处理器频率下操作，第二主射频发射器用于发射主组合的射频数据。
[0009]此外，根据该实施方式，第一从属处理器进一步包括:第二射频接收器，用于接收来自主处理器的射频数据；第二组合器，用于组合第一从属处理器的射频数据和来自主处理器的射频数据，以生成第二组合的射频数据；以及第二射频发射器，用于发射第二组合的射频数据。
[0010]此外，根据该实施方式，主处理器进一步包括:主射频发射器，用于将来自主处理器的射频数据射频数据发射至第一从属处理器的第二射频接收器。
[0011]根据本申请的另一实施方式，还提供了一种方法，包括以下步骤:使第二处理器的时钟与第一处理器的时钟同步；将第二处理器的频率变为第一处理器的频率；组合来自第一处理器的数据和来自第二处理器的数据；以及发射组合的数据。
[0012]此外，该方法还包括以下步骤:使第三处理器的时钟与第一处理器的时钟同步；将第三处理器的频率变为第一处理器的频率；进一步组合来自第三处理器的数据和组合的数据；以及发射进一步组合的数据。
[0013]此外，根据该另一实施方式，在第二处理器中组合来自第一处理器的数据和来自第二处理器的数据。
[0014]根据本申请的又一实施方式，还提供了一种系统，包括:第一处理器，用于在预定频带下操作，第一处理器包括用于接收外部时钟信号的第一时钟输入端，第一处理器进一步响应于接收到外部时钟信号以一时钟速度进行操作，第一处理器包括用于发射第一数据组的第一发射器，第一处理器进一步包括用于输出时钟信号的第一时钟输出端，第一处理器进一步包括用于输出同步信号的第一同步输出端；以及第二处理器，用于在预定频带下操作，第二处理器包括用于接收来自第一时钟输出端的时钟信号的第二时钟输入端，第二处理器进一步包括用于接收来自第一同步输出端的同步信号的第二处理器同步输入端，第二处理器响应于接收到时钟信号和同步信号以时钟速度进一步同步地操作，第二处理器包括用于接收第一数据组的第二处理器接收器，第二处理器进一步包括用于组合第二数据组和第一数据组以生成组合的数据组的第二处理器组合器。
[0015]此外，根据该又一实施方式，第二处理器进一步包括用于补偿第一处理器的传播延时的第二处理器可配置延时器。
[0016]此外，根据该又一实施方式，该系统还包括:在第二处理器上的第二发射器，第二发射器用于发射组合的数据组；以及第三处理器，用于在预定频带下操作，第三处理器包括用于接收时钟信号的第三时钟输入端，第三处理器进一步包括用于接收同步信号的第三处理器同步输入端，第三处理器响应于接收到时钟信号和同步信号以预定时钟速度进一步同步地操作，第三处理器包括用于接收组合的数据组的第三处理器接收器，第三处理器进一步包括第三处理器组合器，用于组合第三数据组和组合的数据组，以生成进一步组合的数据组。
[0017]此外，根据该又一实施方式，该系统还包括第三处理器上的第三发射器，第三发射器用于发射进一步的组合数据组。
[0018]此外，根据该又一实施方式，第三处理器进一步包括用于补偿第二处理器的传播延时的第三处理器可配置延时器，第三处理器可配置延时器进一步补偿第一处理器的传播延时。
【附图说明】
[0019]参考附图可更好地理解本申请的多个方面。附图中的组件无需按比例绘制，而强调的重点在于清楚地说明本申请的原理。此外，在附图中，相同的参考标号表示所有几个图中的相应部件。
[0020]图1是示出了包括传输调制解调器块(transmit modem block)的基带处理器的一个实施方式的不图。
[0021]图2是示出了图1的传输调制解调器块的一个实施方式的示图。
[0022]图3是示出了图1的三个处理器串接在一起的系统的一个实施方式的示图。
[0023]图4是示出了图1的两个处理器串接在一起的系统的一个实施方式的示图。
[0024]图5是示出了使用图1的一个处理器的系统的一个实施方式的示图。
[0025]图6是示出了图1的两个处理器串接在一起的系统的另一实施方式的示图。
[0026]图7是示出了包括不同传输调制解调器块的基带处理器的另一实施方式的示图。
[0027]图8是示出了图7的传输调制解调器块的一个实施方式的示图。
[0028]图9是示出了图7的两个处理器串接在一起的系统的一个实施方式的示图。
【具体实施方式】
[0029]使用相同的无线接入技术(RAT (例如，3G、TD-SCDMA、HSPA、DC-HSPA、LTE等)的蜂窝式基站可具有不同的容量，以容纳不同数量的并发用户、不同的带宽(BW)、不同数量的发射(TX)和/或接收(RX)天线等。如此，针对每个可能的配置设计不同的系统是繁杂且耗费成本的任务。
[0030]在此处说明的系统和方法中，处理器被串接在一起以提供不同的配置。这些不同的配置导致基站的容量更高、一个频带上的并发用户的数量增加、和/或若干载波聚集，同时仍仅适用一个射频(RF)芯片组。这些实施方式的一些将产生了某些RAT (诸如DC-HSPA、Rel-9HSPA、HSPA++, LTE-Advanced)的有利特性。
[0031]简要地说，处理器在时间和频率上是一致的，并且每个处理器均具有与