一种双线性插值放大算法的高效率fpga实现方法和装置的制造方法
【技术领域】
[0001] 本发明涉及通信技术领域，尤其涉及一种双线性插值放大算法的高效率FPGA实 现方法和装置。
【背景技术】
[0002] 双线性插值又称为双线性内插，可以采用双线性插值来实现视频的缩放。双线性 插值是两个变量的插值函数的线性插值扩展，双线性插值的核心思想是在两个方向上分别 进行一次线性插值。如图1所示，假设已知函数f在Qn=(X，Q12=(Xy2)，Q21 = (x2，y2)这四个点的值，为了得到未知函数f在p= (x，y)的值，首先，在x方 向上进行线性插值，得到&和R2，然后在y方向上进行线性插值，得到P，即得到f(X，y)。如 果在X方向的放大倍数为kx，y方向的放大倍数为ky，贝1」当输出任意点（Xn,Yn)时，根据放
【主权项】
1. 一种双线性插值放大算法的高效率现场可编程门阵列FPGA实现方法，应用于采用 双线性插值来实现视频缩放的FPGA芯片中，其特征在于，所述方法包括以下步骤： 获得待缩放视频帧中当前像素点的上一个已缩放像素点的权重系数，并利用所述上一 个已缩放像素点的权重系数计算得到当前像素点的权重系数； 利用所述当前像素点的权重系数计算得到所述当前像素点的缩放函数； 利用所述缩放函数对所述当前像素点的视频数据进行视频缩放处理。
2. 如权利要求1所述的方法，其特征在于，各像素点的权重系数具体包括所述各像素 点周围的四个像素点的权重系数，所述利用所述上一个已缩放像素点的权重系数计算得到 所述当前像素点的权重系数，具体包括： 利用所述上一个已缩放像素点在周围像素点坐标（〇,〇)下的权重系数计算得到当前 像素点在周围像素点坐标（〇,〇)下的权重系数，并利用所述上一个已缩放像素点在周围像 素点坐标（〇，1)下的权重系数计算得到当前像素点在周围像素点坐标（〇，1)下的权重系 数，并利用所述上一个已缩放像素点在周围像素点坐标（1，〇)下的权重系数计算得到当前 像素点在周围像素点坐标（1，〇)下的权重系数，并利用所述上一个已缩放像素点在周围像 素点坐标（1，1)下的权重系数计算得到当前像素点在周围像素点坐标（1，1)下的权重系 数。
3. 如权利要求2所述的方法，其特征在于，所述方法进一步包括： 利用如下公式计算得到当前像素点在周围像素点坐标（〇,〇)下的权重系数：
利用如下公式计算得到当前像素点在周围像素点坐标（〇，1)下的权重系 数：^利用如下公式计算得到当前像素点在周围像素点坐标（1，〇)下的权
9 重系数：
^利用如下公式计算得到当前像素点在周围像素点坐标（1，1)下的
权重系数 ，其中,Ftltl为上一个已缩放像素点在周围像素点坐标（0,0)下的权 r 重系数，Ftll为上一个已缩放像素点在周围像素点坐标（0，1)下的权重系数，Fltl为上一个已 缩放像素点在周围像素点坐标（1，〇)下的权重系数，F11为上一个已缩放像素点在周围像素 点坐标（1，1)下的权重系数，k为放大倍数，V为纵坐标小数位。
4. 如权利要求1-3任一项所述的方法，其特征在于，所述利用所述缩放函数对所述当 前像素点的视频数据进行缩放处理之前，所述方法还包括： 确定像素点周围的四个像素点的视频数据，在随机存取存储器RAM中只写入所述四个 像素点的视频数据。
5. 如权利要求1-3任一项所述的方法，其特征在于，所述利用所述缩放函数对所述当 前像素点的视频数据进行缩放处理之前，所述方法还包括： 将像素点的视频数据写入到第一 RAM中；当第一 RAM中写入了预设数量的视频数据后， 停止将视频数据写入到第一 RAM中，并通过第二RAM的第一输入输出接口将像素点的视频 数据写入到第二RAM中，并利用第一 RAM中的视频数据和第二RAM中的视频数据获取权重 系数，并通过第一 RAM的第一输入输出接口、第二输入输出接口、第二RAM的第二输入输出 接口输出权重系数；当第二RAM中写入了预设数量的视频数据后，停止将视频数据写入到 第二RAM中，并通过第三RAM的第一输入输出接口将像素点的视频数据写入到第三RAM中， 并利用第二RAM中的视频数据和第三RAM中的视频数据获取权重系数，并通过第二RAM的 第一输入输出接口、第二输入输出接口、第三RAM的第二输入输出接口输出权重系数；当第 三RAM中写入了预设数量的视频数据后，停止将视频数据写入到第三RAM中，并通过第一 RAM的第一输入输出接口将像素点的视频数据写入到第一 RAM中，并利用第三RAM中的视频 数据和第一 RAM中的视频数据获取权重系数，并通过第三RAM的第一输入输出接口、第二输 入输出接口、第一 RAM的第二输入输出接口输出权重系数。
6. 如权利要求5所述的方法，其特征在于，在通过输入输出接口输出权重系数时，将所 述权重系数输出到RAM末端连接的缓冲器buffer中。
7. -种双线性插值放大算法的高效率现场可编程门阵列FPGA实现装置，应用于采用 双线性插值来实现视频缩放的FPGA芯片中，其特征在于，所述装置具体包括： 获得模块，用于获得待缩放视频帧中当前像素点的上一个已缩放像素点的权重系数； 计算模块，用于利用所述上一个已缩放像素点的权重系数计算得到当前像素点的权重 系数，并利用当前像素点的权重系数计算得到所述当前像素点的缩放函数； 处理模块，用于利用所述当前像素点的缩放函数对所述当前像素点的视频数据进行视 频缩放处理。
8. 如权利要求7所述的装置，其特征在于，各像素点的权重系数具体包括所述各像素 点周围的四个像素点的权重系数； 所述计算模块，具体用于在利用上一个已缩放像素点的权重系数计算得到当前像素点 的权重系数时，利用上一个已缩放像素点在周围像素点坐标（〇,〇)下的权重系数计算得到 当前像素点在周围像素点坐标（〇,〇)下的权重系数，并利用上一个已缩放像素点在周围像 素点坐标（〇，1)下的权重系数计算得到当前像素点在周围像素点坐标（〇，1)下的权重系 数，并利用上一个已缩放像素点在周围像素点坐标（1，〇)下的权重系数计算得到当前像素 点在周围像素点坐标（1，〇)下的权重系数，并利用上一个已缩放像素点在周围像素点坐标 (1，1)下的权重系数计算得到当前像素点在周围像素点坐标（1，1)下的权重系数； 其中，所述计算模块，进一步用于利用如下公式计算得到所述当前像素点在周围像素
点坐标（〇,〇)下的权重系数： _并利用如下公式计算得到所述当前像素点 9 在周围像素点坐标（〇, 1)下的权重系数
并利用如下公式计算得到所述
当前像素点在周围像素点坐标（1，〇)下的权重系数 .并利用如下公式计算 9
得到所述当前像素点在周围像素点坐标（1，1)下的权重系数： .其中,Fc?为所 9 述上一个已缩放像素点在周围像素点坐标（0,0)下的权重系数，Ftll为所述上一个已缩放像 素点在周围像素点坐标（〇，1)下的权重系数，Fltl为所述上一个已缩放像素点在周围像素点 坐标（1，〇)下的权重系数，F11为所述上一个已缩放像素点在周围像素点坐标（1，1)下的权 重系数，k为放大倍数，V为纵坐标小数位。
9. 如权利要求7或8所述的装置，其特征在于， 所述处理模块，还用于在利用所述缩放函数对所述当前像素点的视频数据进行缩放处 理之前，确定所述像素点周围的四个像素点的视频数据，并在随机存取存储器RAM中只写 入所述像素点周围的四个像素点的视频数据。
10. 如权利要求7或8所述的装置，其特征在于， 所述处理模块，还用于在利用所述缩放函数对所述当前像素点的视频数据进行缩放处 理之前，将所述像素点的视频数据写入到第一 RAM中；当第一 RAM中写入了预设数量的视 频数据后，停止将视频数据写入到第一 RAM中，并通过第二RAM的第一输入输出接口将所述 像素点的视频数据写入到第二RAM中，并利用第一 RAM中的视频数据和第二RAM中的视频 数据获取权重系数，并通过第一 RAM的第一输入输出接口、第二输入输出接口、第二RAM的 第二输入输出接口输出权重系数；当第二RAM中写入了预设数量的视频数据后，停止将视 频数据写入到第二RAM中，并通过第三RAM的第一输入输出接口将所述像素点的视频数据 写入到第三RAM中，并利用第二RAM中的视频数据和第三RAM中的视频数据获取权重系数， 并通过第二RAM的第一输入输出接口、第二输入输出接口、第三RAM的第二输入输出接口输 出权重系数；当第三RAM中写入了预设数量的视频数据后，停止将视频数据写入到第三RAM 中，并通过第一 RAM的第一输入输出接口将所述像素点的视频数据写入到第一 RAM中，并利 用第三RAM中的视频数据和第一 RAM中的视频数据获取权重系数，并通过第三RAM的第一 输入输出接口、第二输入输出接口、第一 RAM的第二输入输出接口输出权重系数；其中，在 通过输入输出接口输出权重系数时，将所述权重系数输出到RAM末端连接的缓冲器buffer 中。
【专利摘要】本发明公开了一种双线性插值放大算法的高效率FPGA实现方法，该方法包括：获得待缩放视频帧中当前像素点的上一个已缩放像素点的权重系数，并利用所述上一个已缩放像素点的权重系数计算得到当前像素点的权重系数；利用所述当前像素点的权重系数计算得到所述当前像素点的缩放函数；利用所述缩放函数对所述当前像素点的视频数据进行视频缩放处理。本发明实施例中还提出了一种与上述方法对应的双线性插值放大算法的高效率FPGA实现装置。本发明实施例中，可以减少需要使用的乘法器数量，对于乘法器数量较少的FPGA芯片，也能实现视频缩放，解决乘法器数量较少的FPGA芯片无法实现视频缩放的问题。
【IPC分类】G06T3-40, H04N5-14
【公开号】CN104869284
【申请号】CN201510246741
【发明人】陈天翼, 林翰, 林竞豪, 张惠迪, 郭思滢, 顾仁涛
【申请人】北京邮电大学
【公开日】2015年8月26日
【申请日】2015年5月14日