一种基于fpga的blvds总线数据传送装置的制造方法
【技术领域】
[0001]本发明涉及一种基于FPGA的BLVDS总线数据传送装置，属于BLVDS总线技术领域。
【背景技术】
[0002]BLVDS (总线型低电压差分信号)总线具备250mV的低电压差分信号以及快速的过渡时间，其抗干扰特性与数据高速传输特点，使其在多点电缆以及背板有广泛的应用。目前，基于BLVDS总线的设计大多采用发送和接收两条BLVDS总线，以保证总线处于驱动状态。这样不可避免的增加了布线难度，加大了产品的设计和研发成本，而且也加大了总线的故障率。然而在利用一条BLVDS总线作为收发总线进行数据通信时，主站和从站都没有驱动总线的情况下，主站和从站的接收端所接收到的数据是未定义状态(O或者I未知)，这势必造成信号完整性以及正确性问题。
【发明内容】
[0003]目的:为了克服现有技术中存在的不足，本发明提供一种基于FPGA的BLVDS总线数据传送装置。
[0004]技术方案:为解决上述技术问题，本发明采用的技术方案为:
一种基于FPGA的BLVDS总线数据传送装置，包括CPU芯片、一条BLVDS总线、FPGA芯片，所述FPGA芯片包括:串行数据收发模块、存储器、编码发送模块、BLVDS数据收发模块、解码接收模块；
所述串行数据收发模块用于向CPU芯片、存储器收发数据，向编码发送模块发送CPU发送数据结束信号；
所述存储器用于存储收发数据；
所述编码发送模块用于向BLVDS总线发送报文开头信号、报文结束信号；
所述BLVDS数据收发模块用于向BLVDS总线收发数据；
所述解码接收模块用于解码从BLVDS总线接收到的报文开头信号、报文结束信号；所述CPU芯片与串行数据收发模块一端相连接，串行数据收发模块另二端分别与存储器、编码发送模块相连接；存储器另一端与BLVDS数据收发模块相连接；编码发送模块、BLVDS数据收发模块、解码接收模块并联后与BLVDS总线相连接。
[0005]还包括数据量寄存器，所述数据量寄存器用于计算BLVDS接收数据的字节长度，所述数据量寄存器设置在解码接收模块内。
[0006]所述报文开头信号包括:两字节高电平、0χ05、0χ64、收发数据帧的长度。
[0007]所述报文结束信号包括:0χ35。
[0008]作为优选方案，所述CPU芯片设置为ΑΜ3352。
[0009]有益效果:本发明提供的一种基于FPGA的BLVDS总线数据传送装置，本发明利用FPGA兼容多种电气特性以及灵活性和可扩展性，在发送报文处添加报文头，在接收报文处处理报文头，从而过滤掉主站和从站未驱动总线时的错误数据，确保信号完整性和正确性。1、将传统的BLVDS收发两条总线合并成一条，节约硬件开发成本，减少故障点。2、保证BLVDS总线上数据的完整性和正确性。
【附图说明】
[0010]图1为本发明的结构示意图；
图2为FPGA芯片的结构示意图。
【具体实施方式】
[0011]下面结合附图对本发明作更进一步的说明。
[0012]如图1、图2所示，一种基于FPGA的BLVDS总线数据传送装置，包括CPU芯片1、一条BLVDS总线3、FPGA芯片2，所述FPGA芯片2包括:串行数据收发模块21、存储器22、编码发送模块23、BLVDS数据收发模块24、解码接收模块25 ；
所述CPU芯片I与串行数据收发模块21 —端相连接，串行数据收发模块21另二端分别与存储器22、编码发送模块23相连接；存储器22另一端与BLVDS数据收发模块24相连接；编码发送模块23、BLVDS数据收发模块24、解码接收模块25并联后与BLVDS总线3相连接。还包括数据量寄存器26，所述数据量寄存器26设置在解码接收模块25内。
[0013]具体使用方式如下:
情况一:向BLVDS总线发送数据工作过程。CPU芯片通过串行数据收发模块将数据帧发送存储器内部的FIFO中，当一帧数据从CPU芯片侧发送完毕后，串行数据收发模块发送数据结束信号至编码发送模块；编码发送模块发送报文开头信号:首先发送两字节时间的高电平作为发送开始信号，从而保证进入报文头尾添加模块，然后发送0x05,0x64，以及从数据帧的长度，3字节数据至BLVDS总线上；然后从FIFO中取出数据帧发送至BLVDS总线，待FIFO中的数据发送完成后，最后发送一字节的报文结束信号0x35以及2字节时间高电平。至此，完整一整帧的数据发送完毕。
[0014]情况二:从BLVDS总线接收数据工作过程。BLVDS数据收发模块实时监测总线上是否有数据，当解码接收模块接收到0x05、0x64两字节数据后，表示一帧数据接收开始，第三字节为数据帧字节数；将数据帧字节数存储在数据量寄存器中，随后BLVDS数据收发模块接收的数据，发送到存储器的FIFO中；每接收一字节数据，数据量寄存器中的数据帧字节数减一，当数据帧字节数为零时，进入报文结束信号的校验，接收的一个字节数据为0x35时，表示接收数据帧正确，开始从FIFO中读取接收数据并通过串行数据收发模块，将数据发送到CPU芯片，直到发送完毕所有数据，表示接收过程结束。
[0015]以上所述仅是本发明的优选实施方式，应当指出:对于本技术领域的普通技术人员来说，在不脱离本发明原理的前提下，还可以做出若干改进和润饰，这些改进和润饰也应视为本发明的保护范围。
【主权项】
1.一种基于FPGA的BLVDS总线数据传送装置，包括CPU芯片、一条BLVDS总线，其特征在于:还包括FPGA芯片，所述FPGA芯片包括:串行数据收发模块、存储器、编码发送模块、BLVDS数据收发模块、解码接收模块； 所述串行数据收发模块用于向CPU芯片、存储器收发数据，向编码发送模块发送CPU发送数据结束信号； 所述存储器用于存储收发数据； 所述编码发送模块用于向BLVDS总线发送报文开头信号、报文结束信号； 所述BLVDS数据收发模块用于向BLVDS总线收发数据； 所述解码接收模块用于解码从BLVDS总线接收到的报文开头信号、报文结束信号； 所述CPU芯片与串行数据收发模块一端相连接，串行数据收发模块另二端分别与存储器、编码发送模块相连接；存储器另一端与BLVDS数据收发模块相连接；编码发送模块、BLVDS数据收发模块、解码接收模块并联后与BLVDS总线相连接。2.根据权利要求1所述的一种基于FPGA的BLVDS总线数据传送装置，其特征在于:还包括数据量寄存器，所述数据量寄存器用于计算BLVDS接收数据的字节长度，所述数据量寄存器设置在解码接收模块内。3.根据权利要求1所述的一种基于FPGA的BLVDS总线数据传送装置，其特征在于:所述报文开头信号包括:两字节高电平、0χ05、0χ64、收发数据帧的长度。4.根据权利要求1所述的一种基于FPGA的BLVDS总线数据传送装置，其特征在于:所述报文结束信号包括:0χ35。5.根据权利要求1所述的一种基于FPGA的BLVDS总线数据传送装置，其特征在于:所述CPU芯片设置为ΑΜ3352。
【专利摘要】本发明公开了一种基于FPGA的BLVDS总线数据传送装置，包括CPU芯片、一条BLVDS总线、FPGA芯片，所述FPGA芯片包括：串行数据收发模块、存储器、编码发送模块、BLVDS数据收发模块、解码接收模块；所述CPU芯片与串行数据收发模块一端相连接，串行数据收发模块另二端分别与存储器、编码发送模块相连接；存储器另一端与BLVDS数据收发模块相连接；编码发送模块、BLVDS数据收发模块、解码接收模块并联后与BLVDS总线相连接。本发明将传统的BLVDS收发两条总线合并成一条，节约硬件开发成本，减少故障点。保证BLVDS总线上数据的完整性和正确性。
【IPC分类】H04L12/40
【公开号】CN104883286
【申请号】CN201510244769
【发明人】李伟, 黄作兵, 乐凌志, 黄蕾, 赵永
【申请人】南京国电南自美卓控制系统有限公司
【公开日】2015年9月2日
【申请日】2015年5月14日