固体摄像器件及其驱动方法和电子设备的制造方法
【技术领域】
[0001]本技术涉及固体摄像器件、固体摄像器件驱动方法和电子设备，且更具体地，涉及能够在输出低分辨率图像的情况下减少电力消耗的固体摄像器件、固体摄像器件驱动方法和电子设备。
【背景技术】
[0002]目前，越来越多的摄像设备包括具有庞大数量的像素(诸如数百万至数千万像素)的摄像器件，以便进行高分辨率摄像。然而，在某些情况下，不需要高分辨率摄像。此夕卜，如果将高分辨率图像记录于存储器中，那么就需要较大的存储器容量。因此，优先考虑的可能是确保能够被记录下来的图像数量。
[0003]鉴于这样的情形，包括具有大量像素的摄像器件的摄像设备不会将从摄像器件输出的像素信号按照原样地记录于存储器中，而是通常会进行如下的处理，即:通过用于减少输出像素的数量的处理或通过含有对多个像素执行的求和运算的合成处理，来削减总的像素数量，然后才记录于存储器中。例如，专利文献I是披露了这样的像素数量削减处理的技术。
[0004]引用文献列表
[0005]专利文献
[0006]专利文献1:日本专利申请特开2012-175600A
【发明内容】
[0007]本发明所要解决的技术问题
[0008]在输出其中像素数量已被削减的低分辨率图像的情况下，优选的是，进一步减少电力消耗。
[0009]鉴于这些状况而做出了本技术，且本技术的目的是在输出低分辨率图像的时候减少电力消耗。
[0010]解决技术问题所采取的技术方案
[0011]本技术第一方面的固体摄像器件包括:像素求和部，它通过对以矩阵方式布置的那些像素之中的沿垂直方向排列且具有不同权重的多个像素的像素信号和所述以矩阵方式布置的那些像素之中的沿水平方向排列且具有不同权重的多个像素的像素信号执行求和，输出水平及垂直像素求和信号；以及AD (模拟数字)转换部，它对从所述像素求和部输出的所述水平及垂直像素求和信号执行AD转换。
[0012]本技术第二方面的固体摄像器件驱动方法包括:利用所述固体摄像器件，通过对以矩阵方式布置的那些像素之中的沿垂直方向排列且具有不同权重的多个像素的像素信号和所述以矩阵方式布置的那些像素之中的沿水平方向排列且具有不同权重的多个像素的像素信号执行求和，输出水平及垂直像素求和信号；以及利用所述固体摄像器件，对所输出的所述水平及垂直像素求和信号执行AD转换。
[0013]本技术第三方面的电子设备包括固体摄像器件，该固体摄像器件包括:像素求和部，其通过对以矩阵方式布置的那些像素之中的沿垂直方向排列且具有不同权重的多个像素的像素信号和所述以矩阵方式布置的那些像素之中的沿水平方向排列且具有不同权重的多个像素的像素信号执行求和，输出水平及垂直像素求和信号；以及AD转换部，其对从所述像素求和部输出的所述水平及垂直像素求和信号执行AD转换。
[0014]在本技术的第一至第三方面中，通过对以矩阵方式布置的那些像素之中的沿垂直方向排列且具有不同权重的多个像素的像素信号和所述以矩阵方式布置的那些像素之中的沿水平方向排列且具有不同权重的多个像素的像素信号进行求和运算，输出水平及垂直像素求和信号。然后，对所输出的所述水平及垂直像素求和信号执行AD转换。
[0015]所述固体摄像器件和所述电子设备可以是单独的装置，或者可以是一个装置中的内部模块。
[0016]本发明的效果
[0017]根据本技术的第一至第三方面，能够减少在输出低分辨率图像时的电力消耗。
【附图说明】
[0018]图1是示意性地示出了本技术适用的固体摄像器件的结构的框图。
[0019]图2是示出了像素阵列部中的像素阵列的示例的图。
[0020]图3是示出了像素电路的示例的图。
[0021]图4是用来说明在2X2像素求和模式下的处理的图。
[0022]图5是用来说明在2X2像素求和模式下的处理的图。
[0023]图6是用来说明对沿垂直方向排列的那些像素的感光度控制的图。
[0024]图7是用来说明对沿垂直方向排列的那些像素的感光度控制的图。
[0025]图8是用来说明对沿水平方向排列的那些像素的感光度控制的图。
[0026]图9是用来说明根据第一像素求和方法在2X2像素求和模式下的处理过程的图。
[0027]图10是示出了对各像素的驱动控制的时序图的图。
[0028]图11是用来说明在2X2像素求和模式下的第二像素求和方法的图。
[0029]图12是用来说明根据第二像素求和方法在2X2像素求和模式下的处理过程的图。
[0030]图13是用来说明在4X4像素求和模式下的第一像素求和方法的图。
[0031]图14是用来说明根据第一像素求和方法在4X4像素求和模式下的处理过程的图。
[0032]图15是用来说明在4X4像素求和模式下的第二像素求和方法的图。
[0033]图16是用来说明根据第二像素求和方法在4X4像素求和模式下的处理过程的图。
[0034]图17是示意性地示出了既使用第一像素求和方法又使用第二像素求和方法的固体摄像器件的结构的图。
[0035]图18是用来说明在实施第一像素求和方法的情况下的连接示例的图。
[0036]图19是用来说明在实施第二像素求和方法的情况下的连接示例的图。
[0037]图20是示出了作为本技术适用的电子设备的摄像设备的结构示例的框图。
【具体实施方式】
[0038]固体摄像器件的结构示例
[0039]图1是示意性地示出了本技术适用的固体摄像器件的结构的框图。
[0040]图1所示的固体摄像器件I包括像素阵列部11、垂直驱动部12、电容求和部13、AD转换部14、水平驱动部15、系统控制部16、像素驱动线17、垂直信号线18、信号处理部19和数字模拟转换器(DAC:Digital to Analog Converter) 20。
[0041]像素阵列部11具有沿行方向和列方向或者按矩阵形式而呈二维状被布置的像素。每个像素都具有光电转换部，该光电转换部根据所接收的光量而生成且积累光电荷。这里，行方向意指像素行中的像素的排列方向或指水平方向。列方向意指像素列中的像素的排列方向或指垂直方向。稍后将详细地说明每个像素的电路构造。
[0042]在像素阵列部11的矩阵状像素阵列中，像素驱动线17沿水平方向被设置于各像素行中，且垂直信号线18沿垂直方向被设置于各像素列中。像素驱动线17传送当从像素中读取像素信号时用于执行驱动的驱动信号。在图1中，每个像素驱动线17被显示为单根线，但是其不局限于单根线。各像素驱动线17的一端被连接至垂直驱动部12的与各行对应的输出端。
[0043]垂直驱动部12形成有移位寄存器和地址解码器等，且对像素阵列部11中的各像素全部同时地或逐行地进行驱动。垂直驱动部12的结构没有被具体地示出，但是其通常具有包括如下的两个扫描系统的结构:读取扫描系统和清除扫描系统。
[0044]为了从像素中读取像素信号，读取扫描系统逐行地依次选择且扫描像素阵列部11中的像素。将要从像素中读取的像素信号是模拟信号。比读取扫描时刻提前了一个相当于快门速度的时间，清除扫描系统对将要被读取扫描系统执行读取扫描的读取行进行清除扫描。
[0045]通过该清除扫描系统的清除扫描，多余的电荷被扫出到读取行的像素的光电转换部之外，且因此，光电转换部被复位。随着多余的电荷被清除扫描系统扫出(复位)，所谓的电子快门操作就被执行。这里，电子快门操作是用来丢弃光电转换部中的光电荷且重新开始曝光(开始积累光电荷)的操作。
[0046]通过由读取扫描系统执行的读取操作而被读取的像素信号对应于在之前的读取操作或电子快门操作以后所接收到的光量。从之前的读取操作中的读取时刻或电子快门操作中的扫描时刻到当前的读取操作中的读取时刻的时间是像素中的光电荷的曝光时间。
[0047]从被垂直驱动部12选择且扫描的像素行中的各像素输出的像素信号通过各自对应的像素列的垂直信号线18而被输入到电容求和部13中。
[0048]电容求和部13包括对应于像素列的电容元件(诸如图8所示的电容元件CP)。各电容元件积累通过各垂直信号线18而被输入过来的像素信号。在多个像素的像素信号要作为一个像素信号而被输出的情况下，电容求和部13对沿水平方向排列的多个像素的像素信号进行求和运算。电容求和部13与垂直驱动部12 —起形成像素求和部，该像素求和部通过对沿水平方向的多个像素的像素信号和沿垂直方向的多个像素的像素信号进行求和运算而输出水平及垂直像素求和信号。
[0049]AD转换部 14 包括模拟数字转换器(ADC:Analog-Digital Converter) 21，且各ADC21与像素阵列部11的各像素列对应地布置着。各ADC 21对通过垂直信号线18而从相应列的像素提供过来的像素信号进行相关双采样(⑶S -Correlated Double Sampling)处理，且进一步对该像素信号进一步执行AD转换处理。
[0050]自身的电平(电压)随着时间以阶梯状的方式发生改变的斜坡信号从充当参考信号生成部的DAC 20被提供给ADC 21。
[0051]ADC 21各者包括比较器和递增/递减计数器，该比较器比较从像素阵列部11的相应列的像素输出的像素信号与来自DAC 20的斜坡信号，该递增/递减计数器对该比较器的比较时间进行计数。
[0052]比较器将通过比较像素信号与斜坡信号而获得的差分信号输出至递增/递减计数器。当斜坡信号大于像素信号时，例如，高(Hi:High)的差分信号被提供给递增/递减计数器。当斜坡信号小于像素信号时，低(LoiLow)的差分信号的被提供给递增/递减计数器。
[0053]当在P阶段(预设阶段freset Phase)AD转换周期的期间内提供了 Hi的差分信号时，递增/递减计数器向下递减，且当在D阶段(数据阶段:Data Phase)AD转换周期的期间内提供了 Hi的差分信号时，递增/递减计数器向上递增。然后，递增/递减计数器输出经过CDS处理和AD转换处理后的像素数据。该像素数据是P阶段AD转换周期的递减值和D阶段AD转换周期的递增值的求和结果。递增/递减计数器可以在P阶段AD转换周期的期间内向上递增，且可以在D阶段AD转换周期的期间内向下递减。
[0054]通过上述⑶S处理，消除了复位噪声(reset noise)和诸如像素内的放大晶体管之间的阈值差异等像素所固有的固定模式噪声(fixed pattern noise)。通过上述AD转换处理，将模拟像素信号转换成数字信号。经过AD转换后的像素信号在通过水平驱动部15而被输出之前被暂时地存储于ADC 21中。
[0055]水平驱动部15例如形成有移位寄存器、和地址解码器等，且依次地选择AD转换部14中的与像素列对应的ADC 21。通过利用水平驱动部I而进行的选择性扫描，暂时地存储于ADC 21中的像素信号被依次输出。
[0056]系统控制部16例如形成有用于生成各种时序信号的时序生成器，且基于由时序生成器生成的各种时序信号来执行对垂直驱动部12、AD转换部14和水平驱动部15的驱动控制。
[0057]信号处理部19具有至少一个运算处理功能，且对从AD转换部14输出的像素信号进行诸如运算处理等各种各样的信号处理。
[0058]DAC 20生成了如下的斜坡信号且将该斜坡信号输出至AD转换部14中的各ADC21:所述斜坡信号的电平(电压)随着时间以阶梯状的方式改变。
[0059]像素阵列的示例
[0060]图2示出了像素阵列部11中的像素阵列的示例。
[0061]在像素阵列部11中，像素31以矩阵的方式被布置着。在像素阵列部11中所包括的像素31中，图2只示出了 8列(沿垂直方向)X8行(沿水平方向)的64个像素，但是其他的像素31也是以相同的方式被布置着。
[0062]像素阵列部11中的各像素31的阵列是如下的拜耳阵列:其中，以2行X2列布置着的R(红)、Gb (绿)、Gr (绿)和B (蓝)这4个像素是一组，且各个由这样4个像素构成的组沿水平方向和沿垂直方向被重复地