高性能低功耗hifi解码系统的制作方法
【技术领域】
[0001]本发明涉及一种音频播放解码系统，特别涉及一种HIFI音频播放解码系统。
【背景技术】
[0002]H1-Fi是英语High-Fidelity的缩写，直译为“高保真”，其定义是:与原来的声音高度相似的重放声音。HiFi音乐播放是一种高级音频播放需求，在目前的设备中，通常由于其运算复杂，运算量大造成功耗很高，传统的便携MP3播放器无法完成这么巨大的运算，或者能完成运算的CPU又会有很大的功耗而不能用于便携设备，所以其对应的设备形态通常为桌面音响播放设备，即直接插电使用的设备，而随着人们对音频质量的要求越来越高，对便携HiFi的需求也越来越紧迫，所以本发明提出了一种使用专用加速电路的高性能低功耗HiFi解码器结构，可以使其应用于便携音频播放设备。
【发明内容】
[0003]本发明要解决的技术问题，在于提供一种HIFI解码系统，既能实现高性能又能实现低功耗，告别适用于便携音频播放设备。
[0004]本发明是这样实现的:一种高性能低功耗HIFI解码系统，包括将芯片总体电路分为基础子系统和HIFI子系统两部分，其中基础子系统负责进行基本的操作系统控制，HIFI子系统负责HIFI音频解码和播放，且该HIFI子系统的电源在不使用HIFI功能的时候被关闭。
[0005]进一步的，所述基础子系统包括系统操作CPU、第一程序存储单元、第一数据存储单元、第一传输总线、外设通信单元、HIFI子系统电源域控制单元、时钟控制单元以及异步通信箱，所述系统操作CPU、第一程序存储单元、第一数据存储单元以及外设通信单元均连接第一传输总线；所述HIFI子系统包括运算型CPU、第二程序存储单元、第二数据存储单元、第二传输总线、HIFI_FFT加速单元、HIFI_APE加速单元、HIFI_FLAC加速单元以及I2S协议控制器；所述运算型CPU、第二程序存储单元、第二数据存储单元、HIFI_FFT加速单元、HIFI_APE加速单元、HIFI_FLAC加速单元以及I2S协议控制器均连接第二传输总线；且HIFI_FFT加速单元还分别与HIFI_APE加速单元和HIFI_FLAC加速单元直接连接；所述系统操作CPU还分别通过所述HIFI子系统电源域控制单元和时钟控制单元连接所述HIFI子系统；所述第一传输总线通过所述异步通信箱与第二传输总线连接。
[0006]进一步的，当电路启动后，所述基础子系统的系统操作CPU先通过HIFI子系统电源控制单元就会先把HIFI子系统的电源关闭，让系统工作于低功耗模式，在这种模式下，用户可以进行除了 HIFI播放之外的所有操作；当用户进行播放HIFI音乐或者进行HIFI音乐数据存储操作时，系统操作CPU先通过时钟控制单元把HIFI子系统的时钟打开，然后等待一段时间，在等待时钟信号稳定后通过HIFI子系统电源控制单元把HIFI子系统的电源打开，使HIFI子系统开始工作；HIFI子系统通过异步通信箱与所述系统操作CPU进行交互解码，再由所述运算型CPU把最终解码结果送往I2S协议控制器，将音频数据转换为I2S协议进行传输到外部扬声器进行播放。
[0007]进一步的，所述HIFI子系统与所述系统操作CPU进行交互解码分为如下几种情况:
[0008](I)、如果是HIFI音乐数据存储操作，所述系统操作CPU通过异步通信箱把数据存入HIFI子系统的第二数据存储单元；操作完毕后，再关闭HIFI子系统，重新让系统进入低功耗模式；
[0009](2)、如果是HIFI音乐播放，则所述运算型CPU会控制HIFI_FFT加速单元、HIFI_APE加速单元和HIFI_FLAC加速单元一起工作:
[0010]若是原始的解码直接使用HIFI_FFT加速单元、HIFI_APE加速单元和HIFI_FLAC加速单元之间的直接通路运算，然后由HIFI_FFT加速单元、HIFI_APE加速单元和HIFI_FLAC加速单元中的最后一级加速单元将数据存回第二数据存储单元；
[0011]若用户希望得到各种特效，则需要所述运算型CPU参与解码运算，则HIFI_FFT加速单元、HIFI_APE加速单元和HIFI_FLAC加速单元的运算结果都会存回第二数据存储单元以供所述运算型CPU进行运算后再覆盖，然后下一级加速单元再读入CPU运算后的结果进行下一步运算，然后再存回，如此循环直到最后一个加速单元完成运算后的存回操作存回第二数据存储单元。
[0012]进一步的，所述HIFI子系统中的第二程序存储单元和第二数据存储单元分别使用了一个总线接口。
[0013]进一步的，所述基础子系统中的第一程序存储单元和第一数据存储单元共同使用一个总线接口。
[0014]本发明具有如下优点:
[0015]1、使用双电路系统区分开了高性能部分的HiFi子系统电路和低功耗的基础子系统电路，HiFi子系统电路中是运算型CPU，有更强大的运算功能，基础子系统电路中的系统操作CPU运算能力较低但是有超低的功耗；这样的结构使芯片的大部分时间处于HiFi子系统电路关闭而只有低功耗的基础子系统运行的低功耗系统状态；
[0016]2、HiFi子系统中，根据HiFi的运算结构划分为HIFI_FFT加速单元，HIFI_APE加速单元和HIFI_FLAC加速单元，各加速单元之间可以不通过总线直接连接，极大地提高了数据流通速度.同时也可以每个模块独立访问总线，使软件可以随时干预运行状态；
[0017]3、在HIFI子系统中，给程序存储单元和数据存储单元独立的总线接口，以保证更大的传输带宽；而基础子系统中的程序存储单元和数据存储单元则共同使用一个总线接口，以减少连线资源；
[0018]4、基础子系统和HiFi子系统之间相互独立，只通过异步通信箱进行数据交互，使得两个子系统直接相互时钟异步，非常便于时序收敛。
【附图说明】
[0019]下面参照附图结合实施例对本发明作进一步的说明。
[0020]图1为本发明高性能低功耗HIFI解码系统的结构框图。
【具体实施方式】
[0021]如图1所示，本发明的高性能低功耗HIFI解码系统，包括将芯片总体电路分为基础子系统I和HIFI子系统2两部分，其中基础子系统I负责进行基本的操作系统控制，HIFI子系统2负责HIFI音频解码和播放，且该HIFI子系统2的电源在不使用HIFI功能的时候被关闭。
[0022]所述基础子系统I包括系统操作CPU11、第一程序存储单元12、第一数据存储单元13、第一传输总线14、外设通信单元15、HIFI子系统电源域控制单元16、时钟控制单元17以及异步通信箱18，所述系统操作CPU11、第一程序存储单元12、第一数据存储单元13以及外设通信单元均连接第一传输总线14 ;所述外设通信单元15与其它外部设备通信；所述第一程序存储单元12和第一数据存储单元13共同使用一个总线接口。
[0023]所述HIFI子系统2包括运算型CPU21、第二程序存储单元22、第二数据存储单元23、第二传输总线24、HIFI_FFT加速单元25、HIFI_APE加速单元26、HIFI_FLAC加速单元27以及I2S协议控制器28 ;所述运算型CPU21、第二程序存储单元22、第二数据存储单元23、HIFI_FFT加速单元25、HIFI_APE加速单元26、HIFI_FLAC加速单元27、I2S协议控制器2均连接第二传输总线24 ;且HIFI_FFT加速单元25还分别与HIFI_APE加速单元26和HIFI_FLAC加速单元24直接连接；所述第二程序存储单元22和第二数据存储单元23分别使用了一个总线接口。
[0024]所述系统操作CPUll还分别通过所述HIFI子系统电源域控制单元16和时钟控制单元17连接所述HIFI子系统2 ;所述第一传输总线14通过所述异步通信箱18与第二传输总线24连接。
[0025]其中，所述基础子系统I中上述各电路单元的功能如下:
[0026]所述系统操作CPUll运算能力较低但是有超低的功耗，只负责基础的操作系统控制;
[0027]所述第一程序存储单元12和第一数据存储单元13分别负责存储程序和数据，由于基础子系统I对带宽要求较低，所以第一程序存储单元12和第一数据存储单元13共同使用了一个总线接口以减少连线资源；
[0028]所述第一传输总线14负责总线上所有设备的互联互通，让第一传输总线14上的设备可以互相访问；
[0029]所述外设通信单元15负责简单的其它外部设备之间通信.比如I2C，UART, SPI接O等;
[0030]所述HIFI子系统电源域控制单元16负责接受系统操作CPUll的控制来控制HIFI子系统2的电源供给；
[0031]所述时钟控制单元17负责接受系统操作CPUll的控制来控制HIFI子系统2的时钟供给；
[0032]所述异步通信箱18负责连接基础子系统I和HIFI子系统2之间的传输总线，两边输入是异步关系。
[0033]其中，所述HIFI子系统2中上述各电路单元的功能如下:
[0034]所述运算型CPU21有很强的运算能力，负责HIFI子系统2的控制，同时也负责在HIFI解码运算过程中参与运算；
[0035]所述第二程序存储单元22和第二数据存储单元23分别负责存储程序和数据，由于HIFI子系统2数据吞吐量大对带宽需求高，所以分别使用了一个