符号时钟恢复电路的制作方法
【技术领域】
[0001 ] 本公开涉及符号时钟恢复电路的领域。
【发明内容】
[0002]根据本发明的第一方面，提供了一种符号时钟恢复电路，包括:
[0003]ADC，包括ADC输入端子、ADC输出端子和ADC时钟端子，其中所述ADC输入端子配置为接收基带信号，其中所述基带信号代表一个或更多个符号，其中ADC输出子端配置为提供ADC输出信号；
[0004]可控反相器，包括反相器输入端子、反相器输出端子和反相器控制端子，其中所述反相器输入端子配置为接收载波频率信号，反相器输出端子配置为向ADC时钟端子提供可配置的时钟信号；其中根据在反相器控制端子处接收到的第一反馈信号，相对接收到的载波频率信号，选择性地将所述可配置时钟信号反相；
[0005]定时检测器，包括定时检测器输入端子、定时检测器输出端子、第一定时检测器反馈端子，其中:
[0006]定时检测器输入端子配置为从ADC输出端子接收ADC输出信号；
[0007]定时检测器输出端子配置为提供数字输出信号；以及
[0008]第一定时检测器反馈端子配置为向反相器控制端子提供第一反馈信号；
[0009]其中定时检测器配置为确定与接收到的ADC输出信号相关联的误差信号，根据误差信号设置第一反馈信号。
[0010]定时检测器可以配置为将误差信号的表示与阈值进行比较，根据误差信号的表示与阈值的比较结果，设置第一反馈信号。
[0011]可控反相器可以配置为以二分之一载波频率的分辨率设置可配置时钟信号的上升沿或下降沿的定时。
[0012]ADC可以配置为:在接收到ADC时钟端子处接收到的可配置时钟信号的上升沿或下降沿时，执行模数转换。
[0013]定时检测器可以配置为通过将⑴表示ADC输出信号的信号与(ii)表示数字输出信号的信号进行比较，确定与接收到的ADC输出信号相关联的误差信号。
[0014]定时检测器可以配置为:
[0015]将误差信号的第一表示与第一阈值进行比较；
[0016]将误差信号的第二表示与第二阈值进行比较；以及
[0017]根据(i)误差信号的第一表不与第一阈值的比较和(ii)误差信号的第二表不与第二阈值的比较中的任何一个或二者的结果，设置第一反馈信号。
[0018]定时检测器可以配置为:
[0019]将误差信号的第一表不和误差的第二表不的合并值(consolidated value)与阈值进行比较，其中所述阈值是符号间隔的预定小数；以及
[0020]根据合并值与阈值的比较结果，设置第一反馈信号。
[0021]误差信号的第一表示可以包括误差信号的最大值。误差信号的第二表示可以包括误差信号的最小值。
[0022]第一阈值可以与第二阈值是相同的或不同的。
[0023]定时检测器可以配置为根据⑴误差信号的表示与阈值的比较结果，以及(ii)早期误差信号的表示与阈值的比较结果，来设置第一反馈信号。
[0024]可以经由定时选择器将反相器输出端子间接连接到ADC时钟端子，定时选择器包括定时选择器输入端子、定时选择器输出端子和定时选择器控制端子。定时选择器输入端子可以配置为从可控反相器接收可配置时钟信号。定时选择器输出端子可以配置为向ADC时钟端子提供调整后的可配置时钟信号。定时选择器控制端子可以配置为接收第二反馈信号。定时选择器可以配置为提供调整后的可配置时钟信号，使得该时钟信号在接收到的基带信号的单个符号期间具有与载波频率信号中的多个转变之一相对应的转变。多个转变中的所选转变是可以根据第二反馈信号选择的。定时检测器可以具有配置为提供第二反馈信号的第二反馈端子。定时检测器可以配置为顺序地将第二反馈信号设置为多个控制值，随后针对多个控制值，根据接收到的ADC输出信号，设置第二反馈信号。
[0025]定时检测器可以配置为:
[0026]针对多个控制值中的每个，确定代表转换质量的转换度量；
[0027]根据所确定的转换度量，随后将第二反馈信号设置为多个控制值之一。
[0028]定时检测器可以配置为对接收到的可配置时钟信号执行整数分频操作，使得调整后的可配置时钟信号的频率与相干基带信号中符号的频率相匹配。
[0029]提供了一种包括本文所公开的任何符号时钟恢复电路的数据通信系统。
[0030]提供了一种包括本文所公开的任何符号时钟恢复电路或本文所公开的任何数据通信系统的集成电路。
[0031]提供了一种计算机程序，当在计算机上运行时所述计算机程序引起计算机配置任何装置(包括电路、控制器、转换器或本文所公开的设备)或执行本文所公开的任何方法。计算机程序可以是软件实现方案，可以将计算机程序认为是任何适合硬件，包括数字信号处理器、微控制器和在只读存储器(R0M)、可擦除可编程只读存储器(EPROM)、或电可擦除可编程只读存储器(EEPROM)中的实现方案，作为非限制性示例。所述软件可以是汇编程序。
[0032]计算机程序可以提供在计算机可读介质上(计算机可读介质可以是诸如磁盘或存储器设备的物理计算机可读介质)，或可以提供为固件，或可以体现为瞬时信号。这种瞬时信号可以是包括互联网下载的网络下载。
【附图说明】
[0033]现在参照附图仅作为示例给出描述，在附图中:
[0034]图1示出了符号时钟恢复电路；
[0035]图2示出了图1电路中的多种信号的示例值；
[0036]图3示出了信号处理电路；
[0037]图4示出了数字接收机的示例实现方案；
[0038]图5示出了在检测器模块接收的输入信号以及由检测器模块提供的输出信号的示例；
[0039]图6示出了针对使用第一反馈信号的接收机可以实现的示例误差信号；以及
[0040]图7示出了不使用第一反馈信号的接收机的示例误差信号。
【具体实施方式】
[0041]本文档所公开的示例涉及一种符号时钟恢复电路，可以选择性地将接收到的载波信号反相以便针对ADC产生可配置时钟信号。这样，接收到的载波信号的下降沿可以作为可配置时钟信号的上升沿出现，从而实现了由一种类型的信号转变触发(无论上升沿或下降沿)而使用的ADC也能够在与原始载波信号的上升沿或下降沿相对应的时刻被触发。因此，这样实现二分之一载波准确性定时，并且可以提高符号时钟恢复电路的性能。如下所述，这种性能提高特别有利于使用射频标识(RFID)的高数据速率通信系统。
[0042]图1不出了一种符号时钟恢复电路100，可以准确地恢复符号时钟信号，使得可以根据接收到的基带信号104确定准确的数字输出信号102。基带信号104代表一个或多个符号。具体地，即使在符号时长是载波信号周期的较小整数倍的情况下，例如，符号时长仅是载波信号周期的两倍，仍可以获得准确数字输出信号102。
[0043]符号时钟恢复电路100包括模数转换器(ADC) 106，ADC 106具有ADC输入端子108,ADC输出端子110和ADC时钟端子112。如现有技术所知，ADC 106将在其ADC输入端子108处接收到的模拟信号转换为输出数字信号，在其ADC输出端子110处提供该输出数字信号。转换定时由在ADC始终端子112处接收到的时钟信号设置，更具体地，在接收到时钟信号的上升沿或下降沿之一时。在该示例中，在接收到时钟信号的上升沿时，由ADC 106执行转换操作。
[0044]ADC输入端子108接收到代表一个或更多个符号的基带信号104。如本领域所公知的，可以将一个或更多个符号认为是被调制到用于作为高频(HF)信号发送的载波信号上的调制符号。解调后载波的采样具有与所发送的HF信号相干的定时。采样频率可以小于或等于载波的频率。ADC输出端子110提供ADC输出信号134。
[0045]符号时钟恢复电路100包括可控反相器114，该可控反相器114具有反相器输入端子116、反相器输出端子118和反相器控制端子120。反相器输入电阻116配置为接收载波频率信号136，如下所述，可以根据接收到的HF信号获得载波频率信号136。反相器输出端子118向ADC时钟端子112提供可配置时钟信号122。在该示例中，尽管可配置时钟信号122直接提供给ADC时钟端子112，然而根据以下描述认识到，在其它示例中，可以将可配置时钟信号122间接提供给ADC时钟端子112 ;也就是说，经由另一处理模块/组件(例如可编程分频器)。根据在反相器控制端子120处接收到的第一反馈信号124，相对接收到的载波频率信号136，选择性地将可配置组块信号122反相。也就是说，根据第一反馈信号124，可配置时钟信号122是接收到的载波频率信号136的反相版本，或与接收到的载波频率信号136相同(也就是说，未反相)。这样，在与载波频率信号136的上升沿相对应的时刻(当可控时钟信号122与载波频率信号136是相同的时)，ADC106可以是时钟定时的；或在与载波频率信号136的下降沿相对应的时刻(当可控时钟信号