像素电路的制作方法
【技术领域】
[0001]本发明涉及一种像素电路，特别涉及一种用以提高像素效能的多模式像素电路。
【背景技术】
[0002]一种互补金属氧化物半导体(CMOS)成像器电路包括多个像素单元的聚焦平面阵列，每一像素单元包括光传感器，例如发光闸(photogate)、光电导体(photoconductor)或光电二极管(photod1de)覆盖的衬底在基体上，用以在基体的下方部分累积光产生的电荷。每个像素单元皆具有读出电路，读出电路包括至少形成在基体上的输出场效应晶体管以及形成于连接到晶体管的栅极端的基体上的电荷存储区域，电荷存储区域可以作为浮动扩散节点。每个像素可包括至少一电子装置，如用于从光传感器传送电荷至存储区域以及一个装置的晶体管，通常也是晶体管，用以在电荷转换之前重置存储区域至既定电荷位准。
[0003]在CMOS显像器中，像素单元的主动元件执行以下之必要功能:(I)光子至电荷的转换；(2)影像电荷的累积；(3)在电荷转换至已知状态之前，重置存储区域至该已知状态；
[4]电荷转移至存储区域；(5)选择用以读取的像素；(6)输出以及放大代表像素电荷的信号。当光电荷从初始电荷累积区移动到存储区域时，光电荷会被放大，在存储区域的电荷通常通过源极随I禹器(source follower)输出晶体管转换成像素输出电压。
【发明内容】
[0004]有鉴于此，本发明提出一种像素电路，包括多个像素单元，其中上述像素单元的任一者包括:光传感器、读取电路以及开关电路。上述读取电路耦接至供应电压以及上述光传感器，其中上述读取电路包括浮接扩散节点以及输出节点，上述浮接扩散节点用以存储上述光传感器的数据，上述输出节点用以输出上述浮接扩散节点的数据。上述开关电路，耦接于上述光传感器以及尾端节点之间，其中上述尾端节点耦接至另一像素单元的上述浮接扩散节点。
[0005]根据本发明的实施例，上述读取电路包括第一开关、晶体管、第二开关以及第三开关。上述第一开关由重置信号所控制，并且耦接于上述供应电压以及上述浮接扩散节点之间。上述晶体管由上述浮接扩散节点的电压位准所控制，并且漏极端耦接至上述供应电压。上述第二开关由选择信号所控制，并且耦接于上述晶体管的源极端以及输出节点之间。上述第三开关由读取信号所控制，并且耦接于上述浮接扩散节点以及上述光传感器之间。
[0006]根据本发明的实施例，上述开关电路还包括第四开关以及第五开关。上述第四开关由第一控制信号所控制，并且耦接于上述光传感器以及第一节点之间，其中虚拟电容器形成于上述第一节点。上述第五开关由第二控制信号所控制，并且耦接于上述第一节点以及上述尾端节点之间。
[0007]根据本发明的实施例，经由上述第三开关至上述输出节点的转换增益大于由上述第四开关以及上述第五开关至上述另一像素单元的上述输出节点的转换增益。
[0008]根据本发明的实施例，当上述像素电路操作于溢光控制模式时，上述第三开关为不导通、上述第四开关由临限电压所控制、上述第五开关为不导通，则上述光传感器的多个溢出电子流入上述虚拟电容器，其中上述光传感器的数据经由上述第三开关、上述晶体管以及上述第二开关而于上述输出节点被读出，上述虚拟电容器的数据经由上述第五开关、上述另一像素单元的上述晶体管以及上述另一像素单元的上述第二开关于上述另一像素单元的上述输出节点被读出，随后将上述光传感器的数据以及上述虚拟电容器的数据相加
P、O
[0009]根据本发明的实施例，当上述像素电路操作于对数模式时，上述第四开关、上述第五开关以及上述另一像素单元的上述第一开关于上述光传感器的积分周期内同时导通。
[0010]根据本发明的实施例，当上述像素电路操作于全域快门模式时，首先，在上述光传感器的积分周期后，上述光传感器的数据经由上述第四开关传送至上述虚拟电容器，随后上述第四开关不导通，并且上述第一开关以及上述第二开关导通以重置上述光传感器，接着上述虚拟电容器的数据经由上述第五开关、上述另一像素单元的上述晶体管以及上述另一像素单元的上述第二开关于上述另一像素单元的上述输出节点被读出。
[0011]根据本发明的实施例，自上述虚拟电容器读取数据后，上述另一像素单元的上述第一开关以及上述第五开关导通以重置上述虚拟电容器。
【附图说明】
[0012]图1为显示根据本发明的实施例所述的像素电路100的方块图；
[0013]图2为显示根据本发明的实施例所述的像素电路200的电路图；
[0014]图3为显示根据本发明的实施例所述的第一像素单元110以及第二像素单元120操作于双转换增益模式的示意图；
[0015]图4为显示根据本发明的实施例所述的操作于线性/对数模式的光传感器于积分周期T时累积电子的曲线图；
[0016]图5A-5D为显示根据本发明的实施例所述的操作于全域快门模式的动作示意图；
[0017]图6为显示根据本发明的实施例所述的全域快门模式的操作顺序；以及
[0018]图7A、7B为显示根据本发明的实施例所述的光传感器以及虚拟电容器的行为的示意图。
【具体实施方式】
[0019]为使本发明的上述目的、特征和优点能更明显易懂，下文特例举优选实施例，幷配合附图，来作详细说明如下:
[0020]以下将介绍根据本发明所述的优选实施例。必须要说明的是，本发明提供了许多可应用的发明概念，在此所揭露的特定实施例，仅是用于说明达成与运用本发明的特定方式，而不可用以局限本发明的范围。
[0021]图1为显示根据本发明的实施例所述的像素电路100的方块图。如图1所示，像素电路100包括多个像素单元，在此仅以第一像素单元110、第二像素单元120以及第三像素单元130作为范例说明。第一像素单元110、第二像素单元120以及第三像素单元130的任一者包括读取电路101、光传感器102以及开关电路103。供应电压Vdd供应至读取电路101，供应电路101将由光传感器102转移的电子集合于浮接扩散(floating diffus1n)节点FD，并且于输出节点OUT发送输出信号。开关电路103耦接于光传感器102以及尾端节点TN之间。根据本发明的实施例，尾端节点TN耦接于另一像素单元的浮接扩散节点FD。
[0022]根据本发明图1的实施例，第三像素单元130的开关电路103耦接至第二像素单元120的浮接扩散节点FD，第二像素单元120的开关电路103耦接至第一像素单元110的浮接扩散节点FD。换句话说，图1的实施例的像素单元相互串联。
[0023]图2为显示根据本发明的实施例所述的像素电路200的电路图。如图2所示，读取电路101包括第一开关201、晶体管202、第二开关203以及第三开关204。第一开关201由重置信号RST所控制，并且第一开关201耦接于供应电压Vdd以及浮接扩散节点FD之间。晶体管202由浮接扩散节点FD的电压位准所控制，晶体管202的漏极端耦接至供应电压Vddo第二开关203由选择信号SEL所控制，并且第二开关203耦接于晶体管202的源极端以及输出节点OUT之间。第三开关204由读取信号READ所控制，并且第三开关204耦接于浮接扩散节点FD以及光传感器102之间。
[0024]开关电路103包括第四开关205以及第五开关206。第四开关205由第一控制信号CON1所控制，并且第四开关205耦接于光传感器102以及第一节点N1之间。第五开关206由第二控制信号CON2所控制，并且第五开关206耦接于第一节点N1以及尾端节点TN之间。虚拟电容器C形成于第一节点N1与接地端之间。根据本发明的实施例，虚拟电容器C为寄生电容。此外，尾端节点TN耦接至另一像素单元的浮接扩散节点FD，图2的开关可以金属氧化物半导体(MOS)实现。
[0025]图1的像素电路100可操作于双转换增益模式、溢光控制模式、线性/对数模式或全域快门模式，以下将针对这相模式予以详加说明。图2的开关以N型半导体实现，并非以任何型式限定于此。
[0026]为了详细说明像素电路100的行为，在此仅以第二像素单元120的行为举例说明。图3为显示根据本发明的实施例所述的第一像素单元110以及第二像素单元120操作于双转换增益模式的示意图。
[0027]双转换增益.模式
[0028]由第二像素单元120的光传感器102于积分周期所累积的电子可转换成电压位准，而该电压位准可由第二像素单元120的输出节点OUT读取，或由第一像素单元110的输出节点OUT读取，而从不同位置读取则产生不同的转换增益。若是由第二像素单元120的输出节点OUT读取对应第二像素单元120的光传感器102的对应的电压位准时，由光传感器102所累积的电子，经由第三开关204转移至第二像素单元120的浮接扩散节点FD，其中浮接扩散节点FD的电压位准首先被重置至供应电压VDD。
[0029]对于电子的转移，浮接扩散节点FD的电压位准与浮接扩散节点FD的寄生电容成反比，若能够将浮接扩散节点FD的寄生电容降低的话，则可产生高转换增益。