一种双路视频压缩存储及网络切换传输电路的制作方法
【技术领域】
[0001]本发明属于图像处理技术领域，用于光电系统中标清模拟视频数据的存储与传输，具体涉及一种双路视频压缩存储及网络切换传输电路。
【背景技术】
[0002]光电系统中视频编码压缩传输及存储功能成为一种重要需求。通过视频存储及传输既可以将光电传感器的实时图像进行压缩存储，供事后调用回放，又可以通过网络实现远程传输调用。
[0003]通用标清视频压缩编码传输模块一般通过基于ARM体系的处理器实现，由于可实现Linux操作系统的移植，应用开发具有非常大的弹性空间。
[0004]目前通用的视频存储传输模块分为两种:支持单路标清视频压缩存储及传输的模块，其缺点是在面对两路视频压缩传输时需要使用两个IP及两根网线；支持多路标清视频编码压缩存储及传输的模块，只能将视频存储在一个SD卡中，无法满足一个SD卡存储一路视频的需求。
【发明内容】
[0005]本发明为了克服现有技术的缺点和不足，本发明提供了一种既能实现双路视频的压缩及双SD卡存储，又能通过同一 IP实现视频实时浏览及显示的双路视频压缩存储及网络切换传输电路。
[0006]本发明解决其技术问题所采用的技术方案是:一种双路视频压缩存储及网络切换传输电路，包括视频采集、编码模块、嵌入式ARM控制模块、网络切换控制模块以及视频存储模块，所述的视频采集、编码模块包括两片AD芯片，用于采集输入的标清模拟视频并转换为数字视频流，所述的嵌入式ARM控制模块包括两片ARM微处理器，用于各自接收一路数字视频流并实现双码流输出，ARM微处理器上依次设置有EMAC接口和MMC/SD接口，输出的双码流一路通过EMAC接口输出至网络切换控制模块，一路输出至视频存储模块，所述的网络切换控制模块包括一片FPGA芯片，所述的视频存储模块包括与MMC/SD接口连接的SD卡。
[0007]所述的一种双路视频压缩存储及网络切换传输电路，其AD芯片为TI公司的TVP5158芯片，所述的TVP5158芯片外接27MHz无源晶振。
[0008]所述的一种双路视频压缩存储及网络切换传输电路，其ARM微处理器上还设有DDR接口和AEMIF接口，ARM微处理器通过ISIF/McBSP接口与TVP5158芯片连接，ARM微处理器上还设置有10/1OOM自适应网络接口。
[0009]所述的一种双路视频压缩存储及网络切换传输电路，其ARM微处理器为Davinci数字媒体处理器TMS320DM368，所述的TMS320DM368包括一个ARM926EJ-S内核，一个H.264高清编码协处理器和一个MPEG-4/JPEG高清编解码协处理器。
[0010]所述的一种双路视频压缩存储及网络切换传输电路，其FPGA芯片上设有外部I/O控制器，FPGA芯片通过外部I/O控制器来选择相应的MAC输出，从而实现网络切换功能。
[0011]所述的一种双路视频压缩存储及网络切换传输电路，其FPGA芯片为Altera公司的Cyclone系列EP3C25F256芯片，所述的FPGA芯片外接有一片ADM7001 PHY芯片。
[0012]所述的一种双路视频压缩存储及网络切换传输电路，其视频存储模块还包括与ARM微处理器连接的NAND Flash存储模块和DDR2 SDRAM存储模块。
[0013]本发明的有益效果是:能实现两路标清视频编码、存储、传输、管理等功能，通过嵌入式ARM处理器完成两路标清视频的采集与H.264编码后双码流输出，一路存储到本地存储卡，一路经网络传输并可由PC软件解码后实现视频实时浏览及显示；通过对网络的切换管理，实现两路标清视频使用同一个IP分时传输压缩视频流；本电路利用嵌入式ARM+FPGA架构实现双路视频的编码存储及网络数据流的切换传输，实现了视频的分开存储，又满足在芯线资源受到限制的情况下使用单根网线进行网络视频传输的要求。
【附图说明】
[0014]图1为本发明的系统结构图；
图2为本发明视频采集、编码模块的示意图；
图3为本发明标清视频双码流数据的流向图；
图4为本发明网络切换控制模块的电路图；
图5为本发明视频存储模块的电路图。
[0015]各附图标记为:1 一AD芯片，2—ARM微处理器，3 — FPGA芯片。
【具体实施方式】
[0016]下面结合附图对本发明作进一步详细说明。
[0017]参照图1所示，本发明公开了一种双路视频压缩存储及网络切换传输电路，包括视频采集、编码模块、嵌入式ARM控制模块、网络切换控制模块以及视频存储模块，所述的视频采集、编码模块包括两片AD芯片1，AD芯片I为TI公司的TVP5158芯片，用于采集输入的标清模拟视频并转换为符合ITU-R BT.656标准的数字视频流，所述的嵌入式ARM控制模块包括两片ARM微处理器2，ARM微处理器2为Davinci (达芬奇)数字媒体处理器TMS320DM368，用于各自接收一路数字视频流、进行H.264压缩编码，每个TMS320DM368将采集的视频的每帧信号加上时间戳按H.264格式送入编码器进行H.264编码，然后输出双码流，ARM微处理器2上依次设置有EMAC接口和MMC/SD接口，输出的双码流一路通过EMAC接口输出至网络切换控制模块，一路输出至视频存储模块，所述的网络切换控制模块包括一片FPGA芯片3，所述的视频存储模块包括连接在每块ARM微处理器2上MMC/SD接口的SD卡，用于实现压缩视频流的存储。
[0018]两片TMS320DM368与一片EP3C25F256构成本系统的主控单元。
[0019]ARM微处理器2上还设有DDR接口和AEMIF接口，由于内部集成了 DDR2内存控制器，可直接用做DDR2 SDRAM接口支持JESD79D-2A标准兼容的DDR2 SDRAM设备，AEMIF接口可以支持NAND Flash和NOR Flash，这样系统可外接DDR2 SDRAM和NAND Flash作为片外存储器。作为具体的实施例，系统选用NAND Flash为SAMSUNG的K9F1G08U0C，系统中扩展了两片Samsung公司的K4T1G084QE，为128MByte的DDR2存储器，总容量为256MByte。
[0020]ARM微处理器2通过ISIF/McBSP接口与TVP5158芯片连接，ARM微处理器上还设置有10/100M自适应网络接口。
[0021]两片TMS320DM368分别外接I/O电平信号进行存储与停止存储的控制。
[0022]TMS320DM368是TI推出的基于达芬奇技术，面向便携高清视频应用的新型数字多媒体处理器。该处理器集成了一颗ARM926EJ-S内核，一个H.264高清编码协处理器HD-VICP和一个MPEG-4/JPEG高清编解码协处理器MJCP，可以支持H.264、MPEG_4、MPEG_2、MJPEG以及VCI等编解码器，内部集成有视频处理子系统VPSS及丰富外设，可实现高度的视频灵活性。TMS320DM368可以同时输出720P、D1、CIF三个码流，或者更多的组合方式，并且编码速率可调，并且支持硬件OSD。HDVICP协处理器可以给1920X 1080P/30fps提供H.264标准的视频压缩或解压缩。
[0023]TMS320DM368 的视频处理子系统(Video Processing Subsystem-VPSS)由二部分组成:一是视频处理前端(VPFE)，用于输入数字视频数据，为多种标准的数字视频输入提供接口，并为输入的数字视频数据提供必要的预处理；二是视频处理后端(VPBE)，用于输出数字视频数据，以驱动显示器显示视频图像。VPFE包括CXD控制器(CXDC)、PreviewEngine、Resizer、Hardware 3A(H3A)、Statistic GeneratornHistogram blocks ;VPBE包含On-Screen Display (OSD)模块，带数字 LCD 和模拟 DAC 接口的 Video Encoder (VENC)0
[0024]TMS320DM368既可以方便地与各种视频输入标准接口，还具有常用的视频处理功能，视频输出接口既可以提供多种模拟视频输出标准，还可以提供多种数字视频输出标准接口，并且在视频输出之前，支持多个视频窗口管理及在视频画面上叠加文本数据。通过ARM内核可实现Linux操作系统的移植，给与应用开发非常大的弹性空间。具有高集成度外设格式视频编解码功能(H.264、MPEG4、MPEG2、MJPEG, JPEG)，支持多种视频交互接口，支持10/100M自适应网口。
[0025]ARM处理器采用ARM926EJ-S内核CPU，是32bit RSIC处理器，主频达到432MHz。ARM CPU执行系统控制任务，