Cml四分之一速率预测判决反馈均衡器体系结构的制作方法
【专利说明】
[0001] 相关申请的交叉引用
[0002] 本申请要求2014年5月27日提交的标题为"CML四分之一速率预测判决反 馈均衡器体系结构（CMLQUARTER-RATEPREDICTIVEDECISIONFEEDBACKEQUALIZER ARCHITECTURE) "的美国临时申请No. 62/003, 476的优先权和权益，该美国临时申请的全部 内容通过引用并入本文。
技术领域
[0003] 下面的描述涉及数字数据经由非理想（例如，有损）信道的传输，更具体地涉及用 于减轻因通过非理想信道的传输而导致的码间干扰的预测判决反馈均衡器。
【背景技术】
[0004] 高速数字数据链路可能受码间干扰影响，特别是在传输信道中存在损耗、反射或 其它不理想情况的场合中。码间干扰可能具有的影响是，在给定时钟周期期间接收到的信 号是发射器在对应时钟周期期间发射的比特与在之前的多个时钟周期期间发射的比特的 线性组合。可以使用被称为"判决反馈均衡（DFE)"的技术来减轻码间干扰的这种影响，判 决反馈均衡（DFE)涉及利用在之前的多个时钟周期期间接收到的比特的线性组合，在每个 时钟周期期间校正采样点处接收到的信号。
[0005] 前一紧邻接收比特（还被称为第一抽头）的贡献可以利用被称为预测判决反馈均 衡（预测DFE，其还可以被称为推测DFE或循环展开（loop-unrolled)DFE)的技术来产生， 其中计算两个校正项，一个对应于前一紧邻接收比特中接收到的'1'，一个对应于接收到 的'0' ；然后，一旦前一紧邻时钟周期内接收到的比特的二进制值可用，就可以利用复接器 (MUX)选择这两个校正项中适当的一个校正项。最后接收的比特的校正处理可能对电路的 工作速度提出相对严格的要求。
[0006] 因此，需要一种在DFE循环中对电路具有宽松时序要求的预测DFE系统。
【发明内容】
[0007] 本公开实施例的各方面涉及一种对单独块具有宽松要求的预测DFE系统。在一个 实施例中，多个采样器-复接器块一次采样一个接收到的模拟信号，每个采样器-复接器块 包括由多相位时钟控制的两个采样器以及复接器-锁存器；并且每个复接器-锁存器的、可 以代表最后接收的比特的值的输出用于控制另一复接器-锁存器的选择输入，使得另一复 接器-锁存器选择两个采样器中适合的一个采样器，每个采样器在采样之前向所接收的模 拟信号施加不同的校正。每个复接器-锁存器是钟控元件，其在其时钟输入处的信号具有 第一逻辑电平时跟踪所选择的数据输入并且在其时钟输入具有另一（即第二）逻辑电平时 维持其输出状态。换句话说，在时钟从第一逻辑电平转变至第二逻辑电平时，该复接器保持 其在转变时具有的输出值。
[0008] 根据本发明的实施例，提供一种用于预测判决反馈均衡的系统，系统包括：第一采 样器-复接器块和第二采样器-复接器块，第一采样器-复接器块和第二采样器-复接器 块中的每一个包括：第一采样器和第二采样器，第一采样器和第二采样器具有公共模拟输 入和公共时钟输入，第一采样器和第二采样器中的每一个采样器在其时钟输入处的时钟信 号是第一逻辑电平时维持其输出状态；以及复接器-锁存器，连接至（例如，直接连接至） 第一米样器的输出和第二米样器的输出，复接器-锁存器具有时钟输入、选择输入和输出， 复接器-锁存器在其时钟输入处的时钟信号是第二逻辑电平时维持其输出状态，第一采样 器-复接器块中的复接器-锁存器的输出连接至（例如，直接连接至）第二采样器-复接器 块中的复接器-锁存器的选择输入；以及时钟发生器，具有：第一时钟输出，具有第一相位 和大致等于50%的占空比；以及第二时钟输出，具有相对于第一相位延迟一个单位间隔的 第二相位和大致等于50 %的占空比，时钟发生器的第一时钟输出连接至（例如，直接连接 至）第一采样器-复接器块中的第一采样器和第二采样器的公共时钟输入，以及时钟发生 器的第二时钟输出连接至（例如，直接连接至）第一采样器-复接器块中的复接器-锁存 器的时钟输入以及第二采样器-复接器块中的第一采样器和第二采样器的公共时钟输入。
[0009] 在一个实施例中，系统包括四个采样器-复接器块，这四个采样器-复接器块包括 第一米样器 _复接器块、第二米样器_复接器块、第二米样器_复接器块和第四米样器-复 接器块，第三采样器-复接器块和第四采样器-复接器块中的每一个包括：第一采样器和第 二采样器，第一采样器和第二采样器具有公共模拟输入和公共时钟输入，第一采样器和第 二采样器中的每一个采样器在其时钟输入处的第三时钟信号是第一逻辑电平时维持其输 出状态；以及复接器-锁存器，连接至（例如，直接连接至）第一采样器的输出和第二采样 器的输出，复接器-锁存器具有时钟输入、选择输入和输出，复接器-锁存器在其时钟输入 处的第四时钟信号是第二逻辑电平时维持其输出状态，其中：第二采样器-复接器块中的 复接器-锁存器的输出连接至（例如，直接连接至）第三采样器-复接器块中的复接器-锁 存器的选择输入，第三采样器-复接器块中的复接器-锁存器的输出连接至（例如，直接连 接至）第四采样器-复接器块中的复接器-锁存器的选择输入；以及第四采样器-复接器 块中的复接器-锁存器的输出连接至（例如，直接连接至）第一采样器-复接器块中的复 接器-锁存器的选择输入。
[0010] 在一个实施例中，时钟发生器进一步具有：第三时钟输出，具有相对于第二相位延 迟一个单位间隔的第三相位和大致等于50%的占空比；第四时钟输出，具有相对于第三相 位延迟一个单位间隔的第四相位和大致等于50%的占空比；第一相位相对于第四相位延 迟一个单位间隔，时钟发生器的第一时钟输出连接至（例如，直接连接至）第四采样器-复 接器块中的复接器-锁存器的时钟输入，时钟发生器的第三时钟输出连接至（例如，直接 连接至）第二采样器-复接器块中的复接器-锁存器的时钟输入以及第三采样器-复接器 块中的第一采样器和第二采样器的公共时钟输入，以及时钟发生器的第四时钟输出连接至 (例如，直接连接至）第三采样器-复接器块中的复接器-锁存器的时钟输入以及第四采样 器-复接器块中的第一采样器和第二采样器的公共时钟输入。
[0011] 在一个实施例中，第一逻辑电平是逻辑'低'，第二逻辑电平是逻辑'低'。
[0012] 在一个实施例中，第一采样器-复接器块中的复接器-锁存器包括第一差分对和 第二差分对，第一差分对具有差分输出并且包括第一晶体管和第二晶体管，第二差分对具 有差分输出并且包括第三晶体管和第四晶体管，第一差分对的差分输出连接至（例如，直 接连接至）第二差分对的差分输出。
[0013] 在一个实施例中，第一采样器包括差分对，包括第一晶体管和第二晶体管；以及交 叉耦合对，包括第三晶体管和第四晶体管。
[0014] 根据本发明的实施例，提供一种用于预测判决反馈均衡的系统，系统包括：第一采 样器-复接器块和第二采样器-复接器块，第一采样器-复接器块和第二采样器-复接器块 中的每一个包括：第一采样器和第二采样器，第一采样器和第二采样器具有公共模拟输入 和公共时钟输入，第一采样器和第二采样器中每一个采样器在其时钟输入处的第一时钟信 号是第一逻辑电平时维持其输出状态；以及复接器-锁存器，连接至（例如，直接连接至） 第一米样器的输出和第二米样器的输出，复接器-锁存器具有时钟输入、选择输入和输出， 复接器-锁存器在其时钟输入处的第二时钟信号是第二逻辑电平时维持其输出状态，第一 采样器-复接器块中的复接器-锁存器的输出连接至（例如，直接连接至）第二采样器-复 接器块中的复接器-锁存器的选择输入。
[0015] 在一个实施例中，系统包括时钟发生器，时钟发生器具有：第一时钟输出，具有第 一相位；以及第二时钟输出，具有第二相位，第二相位相对于第一相位延迟一个单位间隔， 时钟发生器的第一时钟输出连接至（例如，直接连接至）第一采样器-复接器块中的第一 采样器和第二采样器的公共时钟输入。
[0016] 在一个实施例中，第一时钟输出具有大致等于50%的占空比，并且第二时钟输出 具有大致等于50 %的占空比。
[0017] 在一个实施例中，时钟发生器的第二时钟输出连接至（例如，直接连接至）第一采 样器-复接器块中的复接器-锁存器的时钟输入以及第二采样器-复接器块中的第一采样 器和第二采样器的公共时钟输入。
[0018] 在一个实施例中，第一时钟输出具有大致等于50%的占空比，并且第二时钟输出 具有大致等于50 %的占空比。
[0019] 在一个实施例中，系统包括四个采样器-复接器块，这四个采样器-复接器块包括 第一米样器 _复接器块、第二米样器_复接器块、第二米样器_复接器块和第四米样器-复 接器块，第三采样器-复接器块和第四采样器-复接器块中的每一个包括：第一采样器和第 二采样器，第一采样器和第二采样器具有公共模拟输入和公共时钟输入，第一采样器和第 二采样器中的每一个采样器在其时钟输入处的第三时钟信号是第一逻辑电平时维持其输 出状态；以及复接器-锁存器，连接至（例如，直接连接至）第一采样器的输出和第二采样 器的输出，复接器-锁存器具有时钟输入、选择输入和输出，复接器-锁存器在其时钟输入 处的第四时钟信号是第二逻辑电平时维持其输出状态，其中：第二采样器-复接器块中的 复接器-锁存器的输出连接至（例如，直接连接至）第三采样器-复接器块中的复接器-锁 存器的选择输入，第三采样器-复接器块中的复接器-锁存器的输出连接至（例如，直接连 接至）第四采样器-复接器块中的复接器-锁存器的选择输入；以及第四采样器-复接器 块中的复接器-锁存器的输出连接至（例如，直接连接至）第一采样器-复接器块中的复 接器-锁存器的选择输入。
[0020] 在一个实施例中，系统包括时钟发生器，时钟发生器具有：第一时钟输出，具有第 一相位；