序列检测方法及装置的制造方法
【技术领域】
[0001]本发明涉及通信领域的序列检测技术，尤其涉及一种序列检测方法及装置。
【背景技术】
[0002]在进行数据传输时，为了实现帧同步或系统同步，在发送端通常会插入帧头序列或系统同步序列，在接收端将检测这些序列并依据这些序列进行帧同步或系统同步；但是在现有技术中进行帧同步或系统同步检测时，数据通常是一 bit或一 bit的输入到检测电路中，检测电路在提取了一个帧头序列或系统同步序列的长度的数据段后，在确定该数据段是否为同步序列；这种检测方法，检测效率低。
【发明内容】
[0003]有鉴于此，本发明实施例期望提供一种新的序列检测方法及装置，具有检测效率闻的优点。
[0004]本发明实施例的技术方案是这样实现的:
[0005]本发明第一方面提供一种序列检测方法，所述方法包括:
[0006]获取并行度为i的i路数据；
[0007]将第X个i路数据及第x+1个i路数据形成第X个检测数据组；
[0008]在η个中的每一个检测窗口内均提取所述检测数据组中连续分布的s路数据，形成η个数据段；
[0009]将每一个所述数据段与本地序列进行相关运算；
[0010]依据所述相关运算的结果确定该数据段是否为目标序列；
[0011]其中，所述X为不小于1的整数；所述第i为不小于2的整数；
[0012]所述η小于等于所述i ;
[0013]所述S为不小于1的整数，且等于所述目标序列的比特数。
[0014]优选地，
[0015]所述η等于所述i;
[0016]相邻两个检测窗口提取的两个数据段包括的不同比特数为1。
[0017]优选地，
[0018]当所述η小于所述i时，所述在η个中的每一个检测窗口内均提取所述检测数据组中连续分布的s路数据，形成η个数据段还包括:
[0019]将所述第X个检测数据组分为η个数据检测子组；每一个数据检测子组包括连续分布的i+(i/n)-l路数据；其中，相邻的两个所述检测数据检测子组包括相同的i/n路数据；
[0020]在第y检测周期内，通过每一个所述检测窗口提取其对应的数据检测子组的第y-?个数据段；
[0021]在第y+Ι检测周期内，通过每一个所述检测窗口提取其对应的数据检测子组的第y个数据段；
[0022]所述y为不小于1的整数。
[0023]优选地，
[0024]所述目标序列为帧头序列或系统同步序列。
[0025]优选地，
[0026]从Μ个通道上接收的Ν个数据帧的帧头序列相同；
[0027]所述将每一个所述数据段与本地序列进行相关运算为:
[0028]将每一个所述数据段与同一个本地帧头序列进行相关运算；
[0029]其中，所述Ν大于等于1，且小于等于通道个数Μ ;所述Μ为不小2的整数。
[0030]优选地，
[0031]从不同通道上接收的系统同步序列不同；
[0032]所述将每一个所述数据段与本地序列进行相关运算为:
[0033]将每一个所述数据段与每一个本地系统同步序列进行相关运算。
[0034]本发明第二方面提供一种序列检测装置，所述装置包括:
[0035]获取单元，用于获取并行度为i的i路数据；
[0036]形成单元，用于将第X个i路数据及第x+1个i路数据形成第X个检测数据组；
[0037]提取单元，用于在每一个检测窗口内提取所述检测数据组中连续分布的s路数据，形成所述数据段；
[0038]运算单元，用于将每一个所述数据段与本地序列进行相关运算；
[0039]确定单元，用于依据所述相关运算的结果确定该数据段是否为目标序列；
[0040]其中，所述X为不小于1的整数；所述第i为不小于2的整数；
[0041 ]所述η小于等于所述i ;
[0042]所述s为不小于1的整数，且等于所述目标序列的比特数。
[0043]优选地，
[0044]所述η等于所述i ;
[0045]相邻两个检测窗口提取的两个数据段包括的不同比特数为1。
[0046]优选地，
[0047]当所述η小于所述i时，所述提取单元还包括:
[0048]分组模块，用于将所述第X个检测数据组分为η个数据检测子组；每一个数据检测子组包括连续分布的i+(i/n)-l路数据；其中，相邻的两个所述检测数据检测子组包括相同的i/n路数据；
[0049]提取模块，用于在第y检测周期内，通过每一个所述检测窗口提取其对应的数据检测子组的第y_l个数据段；及在第y+Ι检测周期内，通过每一个所述检测窗口提取其对应的数据检测子组的第1个数据段；
[0050]所述y为不小于1的整数。
[0051]优选地，
[0052]所述目标序列为帧头序列或系统同步序列。
[0053]优选地，
[0054]从Μ个通道上接收的Ν个数据帧的帧头序列相同；
[0055]所述运算单元，具体用于将每一个所述数据段与同一个本地帧头序列进行相关运算；
[0056]其中，所述N大于等于1，且小于等于通道个数Μ ;所述Μ为不小2的整数。
[0057]优选地，
[0058]从不同通道上接收的系统同步序列不同；
[0059]所述运算单元，具体用于将每一个所述数据段与每一个本地系统同步序列进行相关运算。
[0060]本发明实施例所述序列检测方法及装置，将一个数据帧转换成i路数据输入到检测电路中，检测电路一下就能接收到i路数据，然后通过检测窗口提取数据段，并对数据段进行相关运算，确定该数据段是否为目标序列；首先提出了一个对并行传输的数据进行序列检测的方法，其次，采用这种方法对并行传输的数据进行序列检测具有时延小，效率高等优点。
【附图说明】
[0061]图1为本发明方法实施例所述的序列检测方法的流程示意图；
[0062]图2为本发明方法实施例所述的检测目标序列的效果示意图之一；
[0063]图3为本发明方法实施例所述的检测目标序列的效果示意图之二 ；
[0064]图4为本发明设备实施例所述的检测装置的结构示意图；
[0065]图5为本发明设备实施例所述的提取单元的结构示意图。
【具体实施方式】
[0066]下面结合附图对技术方案的实施作进一步的详细描述。
[0067]方法实施例:
[0068]如图1所示，本实施例提供一种序列检测方法，所述方法包括:
[0069]步骤S110:获取并行度为i的i路数据；
[0070]步骤S120:将第X个i路数据及第x+1个i路数据形成第X个检测数据组；
[0071]步骤S130:在η个中的每一个检测窗口内均提取所述检测数据组中连续分布的s路数据，形成η个数据段；
[0072]步骤S140:将每一个所述数据段与本地序列进行相关运算；
[0073]步骤S150:依据所述相关运算的结果确定该数据段是否为目标序列；
[0074]其中，所述X为不小于1的整数；所述第i为不小于2的整数；
[0075]所述η小于等于所述i ;
[0076]所述s为不小于1的整数，且等于所述目标序列的比特数。
[0077]在步骤S110中具体可为:从外设中串行接收了一