一种fc交换机测试设备的制造方法
【技术领域】
[0001 ]本发明属于计算机通信技术，涉及一种FC交换机测试设备的实现方法。
【背景技术】
[0002]FC通信网络由节点机和交换机组成，所有节点机均通过链路与交换机相连，实现分布式通信。
[0003]目前，商用FC交换机测试设备普遍控制复杂，功耗较大，体积较大，不便于外场携带及环境试验使用;其次，商用FC交换机测试设备在测试时，只对数据帧的CRC和EOF极性等进行校验，不对数据帧内容进行比对，有一定的局限性;另外，商用FC交换机在测试出错时，无法自动停止测试，无法自动保存测试结果；商用FC交换机无法自动对FC交换机监控的正确性做出判断，需要人为进行判断，效率较低。
【发明内容】
[0004]本发明提供了一种FC交换机测试设备，支持单播、多播、广播、监控、时统等功能测试，并且具有体积小、功耗低、便于携带、自动保存测试结果等优点。
[0005]本发明的技术解决方案是，
[0006]—种FC交换机测试设备，其特殊之处在于:
[0007]包括硬件电路和测试逻辑；
[0008]硬件电路包括FPGA，测试逻辑运行在FPGA上；
[0009]测试逻辑主要由FCMAC模块、激励源模块、发送缓冲模块、接收缓冲模块、发送接收控制模块、监控处理模块等组成；
[0010]FC MAC模块，对待发送数据帧进行封装，对接收到的数据帧进行解析；
[0011]发送接收控制模块包括发送控制模块、发送控制状态机和接收控制模块，发送控制状态机用于控制发送控制模块发送数据；
[0012]激励源模块由参数配置逻辑、Payload生成逻辑、组帧逻辑、控制状态机、CRC计算和EOF极性计算逻辑组成；
[0013]发送控制模块用于启动CRC计算和EOF极性计算逻辑将数据帧发送至发送缓冲模块；
[0014]Payload生成逻辑用来产生伪随机数据、递增数据或固定数据，并发送给组帧逻辑;组帧逻辑根据接收到的伪随机数据、递增数据或固定数据对待发送数据帧的S0F、head、Payload、CRC或EOF字段进行相应填充；
[0015]控制状态机用于控制参数配置逻辑对待发送数据帧的S0F、head字段内容进行配置，用于控制组帧逻辑对待发送数据帧的填充，并将填充过的数据帧发送给CRC计算和EOF极性计算逻辑；
[0016]CRC计算和EOF极性计算逻辑对接收到的数据帧的CRC值和EOF极性进行计算，将计算结果填入待发送数据帧的CRC字段和EOF字段对接收到的数据帧进行更新，并将更新的数据帧发送给发送缓冲模块；
[0017]发送缓冲模块用于缓存接收到的数据帧，并将缓存的数据帧发送给接收控制模块和FC MAC模块；
[0018]接收缓冲模块用于缓存FCMAC模块接收的数据帧，并将缓存的数据帧发送至接收控制模块；
[0019]接收控制模块对来自发送缓冲模块的数据帧和来自接收缓冲模块的数据帧进行比较，比较它们是否一致；
[0020]监控处理模块用于监控被测FC交换机各个监控端口所发送数据是否正确。
[0021]发送缓冲模块的发送缓冲区采用双口RAM来实现，分为A端和B端，A端和B端相互独立。
[0022]上述发送缓冲模块是按照如下方式对接收到的数据帧进行缓存的:
[0023]发送缓冲模块根据接收到的数据帧产生写使能和写地址，通过A端将数据帧写入到双口 RAM中。
[0024]发送控制模块还用于向发送缓冲模块发送读命令；
[0025]发送缓冲模块是按照如下方式将缓存的数据帧发送给接收控制模块的:
[0026]当发送缓冲模块接收到发送控制模块的读命令后，从双口RAM的B端读出数据并将数据发送给接收控制模块。
[0027]发送控制模块还用于启动发送缓冲模块；
[0028]发送缓冲模块是按照如下方式将缓存的数据帧发送给FCMAC模块的:
[0029]当发送缓冲模块在接收到发送控制模块的启动命令后，产生读使能和读地址，从双口 RAM的A端读出数据帧并将数据帧发送给FC MAC模块。
[0030]接收缓冲模块的接收缓冲区采用双口RAM来实现，分为A端和B端，A端和B端相互独立，其中B端用来供CPU访问。
[0031 ]上述接收缓冲模块是按照如下方式对接收到的数据帧进行缓存的:
[0032]接收缓冲模块接收到FCMAC模块发送的数据帧后，产生相应的写使能和写地址，将数据帧通过A端将其写入到双口 RAM中。
[0033]上述接收控制模块用于向接收缓冲模块发送读命令；
[0034]接收缓冲模块是按照如下方式将缓存的数据帧发送给接收控制模块的:
[0035]当接收缓冲模块在接收到接收控制模块的读命令后，产生相应的读使能和读地址，从双口 RAM的A端读出数据帧并将数据帧发送给接收控制模块。
[0036]上述发送控制状态机的跳转流程如下:
[0037]1)初始时，发送控制状态机处于空状态，主机配置单播路由测试次数、单播竞争测试次数、多播测试次数和广播测试次数；
[0038]2)在空状态下，如果检测到测试启动信号，发送控制状态机则跳转到配置状态;否贝1J，发送控制状态机停留在空状态；
[0039]3)在配置状态下，如果测试完成，发送控制状态机跳转到空状态；否则，发送控制状态机跳转到单播路由测试状态；
[0040]4)在单播路由测试状态下，如果测试停止，则发送控制状态机跳转到空状态;如果单播路由测试次数为0或者单播路由测试完成，发送控制状态机跳转到单播竞争测试状态；否则，发送控制状态机停留在单播路由测试状态；
[0041]5)在单播竞争测试状态下，如果测试停止，则发送控制状态机跳转到空状态；否贝1J，如果单播竞争测试次数为0或者单播竞争测试完成，发送控制状态机跳转到多播测试状态;否则，发送控制状态机停留在单播竞争测试状态；
[0042]6)在多播测试状态下，如果测试停止，则发送控制状态机跳转到空状态；否则，如果多播测试次数为0或者多播测试完成，发送控制状态机跳转到广播测试状态；否则，发送控制状态机停留在多播测试状态；
[0043]7)在广播测试状态下，如果测试停止，则发送控制状态机跳转到空状态；否则，如果广播测试次数为0或者广播测试完成，发送控制状态机跳转到配置状态；否则，发送控制状态机停留在广播测试状态。
[0044]被测FC交换机的监控端口的监控模式为输入监控模式、输出监控模式和消息监控模式；
[0045]监控处理模块是按照如下方式监控被测FC交换机各个监控端口所发送数据帧是否正确:
[0046]在输入监控模式或消息监控模式下，监控端口接收到数据帧后，提取出该帧的SID，然后根据SID向对应端口的发送缓冲区发送读请求，读回的数据帧与监控端口接收的数据帧进行比对，如果发生错误，则停止测试，上报中断;否则，测试继续进行；
[0047]在输出监控模式下，监控端口接收到数据帧后，提取出该帧的DID，然后根据DID向对应端口的接收缓冲区发送读请求，读回的数据帧与监控端口接收的数据帧进行比对，如果发生错误，则停止测试，上报中断，否则，测试继续进行。
[0048]本发明具有的优点是:
[0049]采用单板FPGA开发，体积小、功耗低、便于携带、可以进行配置加载、自动上报错误、自动保存测试结果，可以进行单播、多播、广播等通信功能测试、监控测试、时统测试。
【附图说明】
[°°50]图1是嵌入式软件架构示意图；
[0051 ]图2是测试逻辑整体架构示意图；
[0052]图3是FC MAC模块示意图；
[0053]图4是激励源模块示意图；
[0054]图5是发送控制状态机示意图。
【具体实施方式】
[0055]本发明的FC交换机测试设备主要由硬件电路、测试软件和测试逻辑三部分组成。
[0056]硬件电路主要由FpGA、PPC处理器、光电转化电路、电源、时钟、复位、以太网、串口等组成。
[0057]测试逻辑基于FPGA实现，主要由FCMAC模块、激励源模块、发送缓冲模块、接收缓冲模块、发送接收控制模块、监控处理模块等组成。
[0058]测试软件包括嵌入式软件和PC端软件两个部分，其中嵌入式