集成相机模块及其制造方法
【专利说明】集成相机模块及其制造方法
[0001 ] 有关申请
本申请要求于2013年8月26日提交的编号为61/870,084的美国临时申请的权益，并且该申请通过引用结合于本文中。
技术领域
[0002]本发明涉及在移动设备(诸如蜂窝电话)上使用的相机模块。
【背景技术】
[0003]本发明涉及用于通过减小移动相机系统的总体尺寸对移动相机系统进行紧凑化(compact1n)的方法。更具体地，可以通过改进连同移动相机设备一起使用的过时的LED封装技术来获得充裕的固定区域(real estate)。
[0004]多年以来，大量的研究和工作已经被投入到减小图像传感器管芯的尺寸和它的封装尺寸中。使用先进的晶片级技术，制造商现在可以实现芯片级封装，这意味着完整封装的固定区域面积不再大于管芯自身。
[0005]同时，用作相机单元的闪光源(并且通常在闪光灯模式中用作闪光灯)的LED(发光二极管)单元仍然一直使用很久之前就过时的非常原始的封装技术，并且其在现今的移动设备中没有地方容纳。典型地，LED单元是来自相机单元的单独的部件，并且使用柔性PCB或其他连接器将LED单元连接到相机。这种配置不仅使用了过多空间，而且其还需要单独的安装结构来彼此邻近地固定这两个单独的部件以使得它们然后可以彼此电连接。
[0006]对于相机单元和用作用于相机单元的光源的LED单元两者来说存在对于紧凑解决方案的需求。
【发明内容】
[0007]前述问题和需要由一种相机模块来解决，该相机模块包括具有顶部表面和底部表面的导电硅的基片、传感器设备和LED设备。该基片包括形成到基片的底部表面中并且具有上表面的第一凹处、从第一凹处的上表面延伸到基片的顶部表面的孔口，和形成到基片的顶部表面中并且具有下表面的第二凹处。所述传感器设备包括至少一个光电检测器、被至少部分地布置在第一凹处中、并且被安装到第一凹处的上表面。所述LED设备包括至少一个发光二级管、被至少部分地布置在第二凹处中、并且被安装到第二凹处的下表面。
[0008]—种形成相机模块的方法包括提供具有顶部表面和底部表面的导电娃的基片，将第一凹处形成到基片的底部表面中，所述第一凹处具有上表面，形成从第一凹处的上表面延伸到基片的顶部表面的孔口，将第二凹处形成到基片的顶部表面中，该第二凹处具有下表面，将传感器设备安装到第一凹处的上表面，其中所述传感器设备包括至少一个光电检测器，以及将LED设备安装到第二凹处的下表面，其中所述LED设备包括至少一个发光二级管。
[0009]通过审阅本说明书、权利要求和附图，本发明的其他目标和特征将变得显而易见。
【附图说明】
[0010]图1-13是示出了在形成本发明的相机模块方面的顺序步骤的基片处理机(handler)的侧面截面视图。
[0011 ]图14A-14C是示出了传感器封装的各种配置的侧面截面视图。
[0012]图15A-15H是示出了本发明的相机模块的变化的实施例的侧面截面视图。
[0013]图16是图示了用于处理和组合来自两个图像传感器的不同图像(一个低分辨率、一个高分辨率)以形成更高质量的最终图像的步骤的流程图。
[0014]图17是图示了用于处理和组合来自两个图像传感器的不同图像以形成三维最终图像的步骤的流程图。
【具体实施方式】
[0015]本发明是相机模块尺寸减小解决方案。通过在LED单元上使用晶片级技术并且还将LED单元和图像传感器管芯合并到单个处理机上，可以实现更大的空间节约和更好的电连接性，以及图像传感器和LED单元之间的更紧密的接近度和对准。
[0016 ]相机模块1的形成开始于导电硅基片(晶片)10，也被称为处理机(hand 1 er )。这个基片10将被成形为用于LED管芯和图像传感器管芯的主基片。一层光致抗蚀剂12被沉积在硅基片10上(至少沉积在顶部表面和底部表面上)。光致抗蚀剂沉积方法可以是喷涂方法或任意另一种(多种)合适的沉积方法。光致抗蚀剂12被暴露并且使用本领域众所周知的合适的光刻过程来蚀刻，以选择性地去除光致抗蚀剂12的仅仅一部分，留下基片10的底部表面的被选择的部分被暴露。各向异性干法蚀刻被应用到硅基片的暴露的部分来将第一凹处14形成到硅基片10的底部表面中，导致图1中的结构。蚀刻剂可以是CF4、SF6、NF3、C12、CC12F2或任意其他合适的蚀刻剂。第一凹处可以具有斜的/锥形的侧壁或如图1中所示的垂直的侧壁。
[0017 ]在光致抗蚀剂12 (例如通过使用硫酸、丙酮或本领域众所周知的任意其他光致抗蚀剂剥离方法)被去除后，另一层光致抗蚀剂16被沉积在硅基片10上(至少沉积在顶部表面和底部表面(包括第一凹处14内侧的表面)上)。光致抗蚀剂沉积方法可以是喷涂方法或任意另一种(多种)合适的沉积方法。光致抗蚀剂16被暴露并且使用本领域众所周知的合适的光刻过程来蚀刻，以选择性地去除光致抗蚀剂16的部分，留下第一凹处14上方的基片10的顶部表面的一部分和第一凹处14的顶部表面的对应部分被暴露。各向异性干法蚀刻被应用到硅基片10的暴露的部分来形成孔口 18，其(从凹处顶部表面到基片顶部表面)贯穿基片10，如图2中所图示。蚀刻剂可以是0?4、3?6、即3、(:12、0:12?2或任意其他合适的蚀刻剂。优选地，孔口 18的侧向尺寸小于第一凹处14的侧向尺寸，在第一凹处14和孔口 18的边界处留下基片10的肩部20(即第一凹处14的上表面的一部分形成肩部20)。
[0018]在光致抗蚀剂16被去除后，另一层光致抗蚀剂22被沉积在硅基片10上(至少沉积在顶部基片表面和底部基片表面上、沉积在第一凹处14内侧、以及沉积在孔口 18内侧)。光致抗蚀剂22被暴露并且使用本领域众所周知的合适的光刻过程来蚀刻，以选择性地去除光致抗蚀剂22的一部分，留下基片10的底部表面的一部分被暴露。各向异性干法蚀刻被应用到硅基片10的暴露的部分，留下形成到基片10的底部表面中的第二凹处24，如图3中所图示。第二凹处24可以具有斜的/锥形的侧壁或如图3中所示的垂直的侧壁。
[0019]在光致抗蚀剂22被去除后，另一层光致抗蚀剂26被沉积在硅基片10上(至少沉积在顶部基片表面和底部基片表面上、沉积在第一凹处14和第二凹处24内侧、以及沉积在孔口 18内侧)。光致抗蚀剂26被暴露并且使用本领域众所周知的合适的光刻过程来蚀刻，以选择性地去除光致抗蚀剂26的一部分，留下基片10的顶部表面的一部分(在第二凹处24的对面)被暴露。各向异性干法蚀刻被应用到硅基片10的暴露的部分，留下形成到基片10的顶部表面中的第三凹处28，如图4中所图示。第三凹处28可以具有垂直的侧壁或如图4中所示的斜的/锥形的侧壁。
[0020]在光致抗蚀剂26被去除后，另一层光致抗蚀剂30被沉积在硅基片10上(至少沉积在顶部基片表面和底部基片表面上、沉积在凹处14、24、28内侧、以及沉积在孔口 18内侧)。光致抗蚀剂30被暴露并且使用本领域众所周知的合适的光刻过程来蚀刻，以选择性地去除光致抗蚀剂26的一部分，留下第三凹处28的底部表面的一部分被暴露。各向异性干法蚀刻被应用到硅基片10的暴露的部分，其向下延伸第三凹处28直到它遇到第二凹处24(在第二凹处24和第三凹处28相遇的情况下，导致第二肩部34—一即第三凹处28下表面的一部分形成肩部34)，如图5中所示。
[0021]在光致抗蚀剂30被去除后，接下来形成多个VIA孔36，其贯穿基片10(即从基片10的顶部表面延伸到底部表面)。可以通过激光、干法蚀刻、湿法蚀刻或本领域众所周知的任意另一种(多种)合适的VIA孔形成方法来制成VIA孔36。优选地，干法等离子蚀刻被用于形成VIA孔36 JIA孔36可以具有锥形的侧壁(即漏斗形的孔)或如图6中所示的垂直侧壁。VIA孔36的数量和位置可以根据模块的布局来变化，以及并不限于图6中图示的四个示范性VIA孔36。
[0022]一层介电材料38被形成在硅基片10的各种表面上(包括在孔36中和凹处14、24、28中)。例如，介电层38可以是喷涂的聚合物，或任意其他合适的介电材料(例如二氧化硅、氮化硅等)。一层导电材料40被形成在介电层38之上。导电层40可以是铜、铝、导电聚合物和/或任意其他合适的(多种)导电材料。可以通过物理气相沉积(PVD)、化学气相沉积(CVD)、电镀或任意其他合适的(多种)沉积方法来沉积导电层。优选地，导电层40是钛的第一层和铝的第二层，这两者均通过物理气相沉积(PVD)来沉积。如图7中所示，VIA孔36被涂覆有导电材料40或完全被填满导电材料40，以形成贯穿基片10的导电引线。可选地，第三凹处28的有角度的侧壁反射器部分28a可以使它们的反射率通过在导电层40的该部分上的银或任意其他合适的反射材料的附加层的沉积而增加。