成三只数控可变增益 放大器的控制信号，将某个误差值对应于某个增益值上。对AD8369的控制采用并行接口，使 用4根数据线。对AD8370的控制采用3线串行接口，使用并串转换电路，将8位的控制数据转 变成串行数据。
[0137] 快速傅立叶变换电路采用流水线结构快速傅立叶变换电路和突发结构快速傅立 叶变换电路，如果需要进行实时频谱监测，可采用流水线结构FFT电路。如果需要进行快速 频谱监测，可采用突发结构快速傅立叶变换电路，该突发结构快速傅立叶变换电路包括数 据缓存电路和蝶形运算单元电路，所述蝶形运算单元电路的输入端和输出端分别连有数据 交换电路。
[0138] 基于前面论述的快速傅立叶变换流程，得到基2FFT的流水线结构电路，如图18所 示。在该电路结构中，共需要Μ阶蝶形运算电路。流水线结构的FFT电路，具有最大的数据吞 吐率，能够进行实时的频谱分析，但硬件资源的消耗也最大。
[0139] 如果我们增加一个数据缓存电路，并且在一个蝶形运算单元电路的前面和后面增 加数据交换电路，则我们进行快速傅立叶变换时，可以重复利用该单元电路，这样得到了突 发结构的FFT电路，如图19所示，能够进行快速的频谱分析，硬件资源的消耗大大降低。 [0140]如果需要进行实时频谱监测，可采用流水线结构FFT电路。如果需要进行快速频谱 监测，可采用突发结构FFT电路。
[0141] 该FFT电路可自行设计，也可采用FPGA中的IP核电路。FFT电路有两种实现方式。一 种是基于浮点运算单元的实现方式，优点是精度高，兼容性好，缺点是电路耗费的资源多。 另一种是基于定点运算单元的实现方式，优点是电路耗费的资源少，缺点是精度不是标准 的单精度或双精度浮点数，由FFT内部运算电路的数据位数决定。
[0142] 设计的FFT电路的输入输出信号采用Ava 1 on-ST总线协议的包传输方式。Ava 1 on-ST总线是Altera公司提出的一种片上系统(SoC:System On a Chip)总线标准，应用广泛。 Avalon-ST总线的包传输方式适应于高速数据流的传输，其信号如图20所示。
[0143] 图中带箭头的横线表示信号的传输方向，省略了端口接收端的信号名称。当ready 信号有效时，发送端通过data端口发送数据，valid信号指明了发送的数据是否有效。
[0144] error信号为错误标识号，数值零代表传输没有错误。sop信号用来标识包的开始， eop表示包的结尾。所有信号采用正逻辑，即高电平表示该信号有效，低电平表示该信号无 效。
[0145] 下面以18位的FFT变换为例，说明FFT变换电路的Avalon-ST总线接口信号。FFT变 换电路的输入输出信号如图21所示。
[0146] 其中，CLK为输入时钟信号。RESET_NS复位输入信号，低电平有效。INVERSE为输入 信号，低电平指定进行FFT变换，高电平指定进行逆FFT变换。SINK_VALID为输入数据有效信 号，高电平指示发送的数据有效。SINK_S0P为输入信号，高电平有效，用来标识数据包的开 始。SINK_E0P为输入信号，高电平有效，用来标识数据包的结束。SINK_REAL为复输入数据的 实部。SINK_IMAG为复输入数据的虚部，当输入数据为实数时，SINK_IMAG接GND。SINK_ERR0R 为传输错误指不输入信号，为〇〇时表不没有传输错误，为01表不丢失SOP信号，为10表不丢 失Ε0Ρ信号，为11表示意外的Ε0Ρ信号。SINK_READY为输出信号，为高电平时表示本FFT电路 可以接收数据。S0URCE_READY为输入信号，来自下游模块，为高电平时表示下游模块可以接 收数据。S0URCE_ERR0R为传输错误指示输出信号，为零表示输出数据流没有传输错误，不为 零表示或者在上游模块中或者在本FFT模块中发生了传输错误，错误标号同SINK_ERR0R。 SOURCE_SOP为输出信号，高电平有效，用来标识FFT输出数据包的开始。SOURCE_EOP为输出 信号，高电平有效，用来标识FFT输出数据包的结束。SOURCE_VALID为输出数据有效信号，高 电平指示FFT发送的数据有效。SOURCE_EXP为指数输出信号，说明FFT输出数据的缩放比例。 SOURCE_REAL为输出数据的实部。SOURCE_IMAG为输出数据的虚部。图22是流水线结构FFT数 据流的仿真波形。图23是FFT数据流的输入流控制波形。图24是FFT数据流的输出流控制波 形。
[0147] 由于离散傅立叶变换X(k)含有序列x(n)的相对频谱信息，我们进行频谱分析时要 得到的是序列x(n)的绝对频谱信息，则序列x(n)的修正离散傅立叶变换为：
[0148]
[0149] 信号x(n)的频谱幅度信息为：
[0150]
[0151] 信号x(n)的相位信息为：
[0152] 9,(k) = 9(k),k = 0,l, . . . ,N~1 ,(33)
[0153] 工程中，我们一般要求得的是信号x(n)的单边带有效值频谱幅度信息。实信号x (η)的有效值频谱幅度信息Y(k)为：
[0154] Y(k)=X'（k)*sqrt(2) = 1.41421356*X'（k)，k = l，· · ·，Ν/2-l
[0155] Y(0)=X，（0)，（34)
[0156] 式中的Υ(0)表示序列χ(η)的DC幅度，Y(l)表示序列χ(η)的fs/N频率处的单边带有 效值频谱幅度，Y(2)表示序列x(n)的2f s/N频率处的单边带有效值频谱幅度，Y(3)表示序列 x(n)的3fs/N频率处的单边带有效值频谱幅度，依此类推。
[0157] 图25是频谱分析单元的信号连接图，图26是频谱分析单元的简要框图。图27是频 谱分析单元中求模电路及求相位电路框图。频谱分析单元包括定点运算电路和浮点运算电 路，快速傅立叶变换电路中的流水线结构快速傅立叶变换采用了定点数表示方式，大大降 低了电路消耗的资源。
[0158]定点数的格式如图28所示，最高位是符号位，表示该数据是正数还是负数，一部分 数据位表示整数N，另一部分数据位表示小数F，合起来表示了一个+N.F或-N.F二进制数。 IEEE-754标准的单精度浮点数格式如图29所示，最高位是符号位，表示该浮点数是正数还 是负数，接下来的8位表示指数，其余的23位表示尾数。设计的流水线结构FFT变换电路采用 了定点数表示方式，与浮点数实现方式相比，大大降低了电路消耗的资源。
[0159] FFT变换得到的频谱数据I和Q是一种相对值，需要进行校正。幅度及相位计算电路 中的增益校正单元就是对相对幅度谱进行校正，得到正确的单边带幅度谱数值的电路。IQ 数据经过定点转浮点电路后，将FFT变换得到的频谱数据转换成浮点数，经过求模电路得到 相对幅度谱，相对幅度谱数据经过增益校正电路得到正确的幅度谱数据，再经过求L0G10电 路，得到对数幅度谱数据。IQ数据经过反正切电路得到定点形式的相位谱数据，再经过定点 转浮点电路，得到浮点相位谱数据，单位为弧度。弧度值乘以180Λ，即57.29578,得到以角 度为单位的相位谱数据。
[0160] 求模电路包括两个浮点乘法器电路、加法器电路和求平方根电路，用于完成复数 的求模运算。
[0161] 增益校正电路包括一个浮点乘法器、增益校正锁存器和时序控制电路。增益校正 电路就是对每个数据包中数据的增益进行同步切换，以得到正确的单边带幅度谱数值。
[0162] 原理框图如图30所示。增益校正电路由一个浮点乘法器、增益校正锁存器及时序 控制电路构成，原理框图如图31所示。每个数据包的第一个数据跟源发出的S0URCE_S0P信 号同步，最后一个数据跟源发出的S0URCE_E0P信号同步。增益校正时序控制电路就是对每 个数据包中数据的增益进行同步切换，以得到正确的单边带幅度谱数值。例如，对于1024点 快速傅立叶变换，有1024个IQ数据对。每个数据包的第一个数据的增益校正系数为 0.0009765625,其它数据的增益校正系数为0.0013810679儿0610电路由求自然对数电路、 浮点乘法器构成，完成以10为底的对数运算，原理框图如图32所示。其浮点乘法器的一个输 入是自然对数电路的输出信号，另一个输入是常数，为0.4342945。反正切电路采用坐标旋 转数字计算机（CORDIC:Coordinate Rotation Digital Computer)算法，仅通过简单的移 位与加法运算就能实现反正切函数值的计算，耗费的电路资源低。反正切电路采用流水线 结构，运算速度快，角度分辨率优于0.001度，满足一般工程的精度要求。
[0163] C0RDIC算法在圆周旋转模式下，可以用来计算一个输入角的正弦、余弦，或者给定 向量的角度和长度。
[0164] 设向量(Xn+1，Yn+1)是由(Xn，Yn)旋转％角度得到( n = 〇，l，2，···），那么有
[0165] Xn+i=XnC〇san-Ynsinan, (35)
[0166] Yn+i=Xnsinan+Yncosan, (36)