[0167] 写成矩阵形式，则有
[0168]
[0169] 对于给定的向量(Χ〇，Υ〇)，其角度为0Q = arctan(YQ/X())。对向量(Χο，Υο)经过n+1次 旋转，得到向量(Χη+ι，Υη+ι)，每次旋转的角度为αη，若使得Y n+1 = 0，则Xn+1即为向量(Xo，Yo)的 模，旋转角度之和等于_θ〇。设定每次旋转的角度αη满足如下条件：
[0170] tanPn=2-η(η = 0,1，2,…）
[0171] tanan=dn · tanP = dn · 2-η
[0172]
[0173] 即当第一、第四象限的向量(χη，γη)的γη 20时顺时针旋转&度，当第一、第四象限 向量(Χη，Υη)的Υη〈〇时逆时针旋转β η度。
[0174] 那么上式可展开如下：
[0175]
[0176] 其中
[0177] 当η-⑴时，A ? 0.6072529,1/A? 1.6467603。
[0178] 不考虑系数A，上面的递推公式可以表示为：
[0179] Xn+1=Xn-dn2-nYn，（38)
[0180] Yn+1 = Yn+dn2-ηΧη，（39)
[0181 ] Zn+i = Zn-dnarctan(2-η)，(40)
[0182] 其中Ζο = 0。向量(Χο，Υο)经过η+1次旋转后，得到
[0183]
[0184] Υη+1 = 〇，（42)
[0185] Zn+i = arctan(Yo/Xo), (43)
[0186] 反正切电路主要信号可由图33简单表示，X输出乘以A为给定向量(Χο，Υο)的长度，Z 输出为给定向量的角度，即完成从平面坐标到极坐标的变换。输出信号以向量形式表示为：
[0187]
[0188]反正切电路的流水线结构如图34所示，其输入信号Χο和Υο来自FFT电路的输出信号 S0URCE_REAL和S0URCE_ MAG，Ζο为零，输出信号X即为向量(Χο，Υο)的模除以A，Υ约为零，Ζ即 为向量(XQ，Y Q)的反正切。在我们的设计中，只需要输出反正切信号。该算法的旋转角度收敛 范围为（-99.88°，+99.88°)，利用正切函数的对称性，可将算法的旋转角度扩大到整个平 面，即为（-180°，+180°)。
[0189] 当向量(XQ，YQ)位于第一第四象限时，上述反正切算法记为：
[0190] 0 = CORDIC(X〇,Y〇),(45)
[0191] 则将向量扩展至所有象限的反正切算法为：
[0192] 0 = CORDIC(X〇，Y。）当Xo2 0时，（46)
[0193] Θ =jT-CORDIC(abs(Xo)，Υο)当Χο〈0，Υο 2 0时，（47)
[0194] 0 = -jr-CORDIC(abs(Xo)，Y。）当Χο〈0，Υο〈0时，（48)
[0195] 式(47)、（48)中abs为求绝对值算法。反正切信号再经定点至浮点电路转换成浮点 数输出，其单位为弧度。弧度相位信号再经过一个乘法电路，得到以角度为单位的浮点数输 出。
[0196] 当输入信号为24位二进制数，反正切电路设计为24级流水线结构时，可保证角度 输出信号的有效数据位数达23位二进制数，满足单精度浮点数的精度要求。当输入信号为 18位二进制数，反正切电路设计为18级流水线结构时，可保证角度输出信号的有效数据位 数达17位二进制数，精度优于0.0004度。
[0197] 在幅度及相位计算电路单元中，我们将幅度谱输出信号AMP[31..0]、对数幅度谱 输出信号L0G10_AMP[31. . 0]、弧度相位谱输出信号PHASE[31. . 0]、角度相位谱输出信号 PHASE2[31..0]的电路延迟匹配成相同。S0URCE_VALID为输出数据有效信号，高电平指示输 出信号有效，由SINK_VALID输入信号延迟产生，延迟的时钟周期数等于这四个输出信号的 电路延迟时钟周期数。S0URCE_S0P输出信号由SINK_S0P输入信号延迟产生，S0URCE_E0P输 出信号由SINK_EOP输入信号延迟产生。SINK_READY输出信号由SOURCE_READY输入信号产 生，并反馈给FFT电路。
[0198] 频谱分析单元中后处理电路的主要功能是与CPU接口，使CPU能够读取测量数据。 测量得到的Avalon-ST总线数据流，可以写入到一个双端口RAM中，也可以写入到一个先进 先出(FIFO)存储器中。双端口RAM的一侧或者FIFO的写逻辑，与Avalon-ST总线接口，以将测 量数据写入到双端口 RAM或者FIFO中。双端口 RAM的另一侧或者FIFO的读逻辑，与CPU总线接 口，以将测量结果读取到CHJ中。
[0199] 本发明的频谱分析单元电路采用基于Avalon-ST总线的包传输方式。采用定点运 算与浮点运算混合电路结构，大大降低了电路消耗的资源。其中，FFT电路采用基于定点运 算的流水线电路结构，速度快，延迟低，较浮点运算实现方式消耗的电路资源大为降低。求 模电路、增益校正电路、求L0G10电路采用浮点运算结构，优点是精度高、可移植性好。反正 切电路采用定点运算结构，优点是速度快、消耗的电路资源少。
[0200] 当A/D转换器采用Analog Devices公司 14位500Msps的AD9680BCPZ-500芯片时，选 用高速FPGA器件，依据本发明实现的自动增益控制电路的系统时钟可达400MHz，可以对带 宽达100MHz的射频信号进行实时频谱分析及监测，系统的无杂散动态范围达80dBFS。稳幅 速度可达us级。稳幅的速度、精度、适应性、稳定性远高于传统的模拟自动增益控制电路。与 常规的数字化实现方法相比，本发明的自动增益控制电路更简洁，稳幅速度快。
[0201] 当然，上述说明并非是对本发明的限制，本发明也并不仅限于上述举例，本技术领 域的技术人员在本发明的实质范围内所做出的变化、改型、添加或替换，也应属于本发明的 保护范围。
【主权项】
1. 一种接收机自动增益控制电路，其特征在于，包括可变增益放大器，所述可变增益放 大器的输出端连接模数转换器，所述模数转换器的输出端连接数字信号处理器、自动增益 控制环路和频谱分析单元，经由模数转换器输出的信号分成三部分，一部分进入数字信号 处理器，另两部分分别进入自动增益控制环路和频谱分析单元;所述自动增益控制环路包 括依次连接的求信号绝对值电路、自适应均衡器、求极大值电路、门限比较电路和误差处理 电路，所述自动增益控制环路中的信号由求信号绝对值电路进入，由误差处理电路输出到 可变增益放大器的控制端;所述频谱分析单元包括预处理电路，所述预处理电路的输出端 里连接快速傅立叶变换电路，所述快速傅立叶变换电路的输出端分成两路，分别连接求模 电路和求相位电路，所述求模电路的输出端连接增益校正电路，所述增益校正电路的输出 端分成两路，分别连接对数电路和后处理电路，所述对数电路连接后处理电路，所述求相位 电路连接后处理电路。2. 如权利要求1所述的一种接收机自动增益控制电路，其特征在于，所述自适应均衡器 为最小均方误差自适应滤波器或低通滤波器。3. 如权利要求1所述的一种接收机自动增益控制电路，其特征在于，所述求极大值电路 采用移动求极值方法。4. 如权利要求1所述的一种接收机自动增益控制电路，其特征在于，所述门限比较电路 为双门限比较电路。5. 如权利要求1所述的一种接收机自动增益控制电路，其特征在于，所述频谱分析单元 包括定点运算电路和浮点运算电路，所述快速傅立叶变换电路采用了定点数表示方式。6. 如权利要求1所述的一种接收机自动增益控制电路，其特征在于，所述求模电路包括 两个浮点乘法器电路、加法器电路和求平方根电路。7. 如权利要求1所述的一种接收机自动增益控制电路，其特征在于，所述增益校正电路 包括一个浮点乘法器、增益校正锁存器和时序控制电路。
【专利摘要】一种接收机自动增益控制电路，具体涉及信号处理技术领域。它解决了接收机模拟型自动增益控制电路适应性、工作稳定性、稳幅精度差和现有的接收机数字型自动增益控制电路复杂，稳幅速度慢，不能实时监测输入信号的频谱的不足。该接收机自动增益控制电路，包括可变增益放大器，可变增益放大器的输出端连接模数转换器，模数转换器的输出端连接数字信号处理器、自动增益控制环路和频谱分析单元，经由模数转换器输出的信号分成三部分，一部分进入数字信号处理器，另两部分分别进入自动增益控制环路和频谱分析单元；自动增益控制环路包括依次连接的求信号绝对值电路、自适应均衡器、求极大值电路、门限比较电路和误差处理电路。
【IPC分类】H04B1/16, H03G3/30
【公开号】CN105515597
【申请号】CN201510888672
【发明人】张则乐, 胡林军
【申请人】中国电子科技集团公司第四十一研究所
【公开日】2016年4月20日
【申请日】2015年12月2日