一种4k拼接处理器及4k拼接显示系统的制作方法
【技术领域】
[0001]本发明涉及拼接显示技术领域，尤其涉及一种4Κ拼接处理器及4Κ拼接显示系统。
【背景技术】
[0002]目前大屏幕液晶拼接显示系统在各行业已得到广泛应用。从最早的广电，到城市应急指挥中心、公安110、交警指挥中心，再到电力监控、金融、水利、铁路等行业监控以及社区、公共场所、工厂生产监控等，都可以看到大屏幕液晶拼接显示系统的身影。随着拼接显示技术的飞速发展，从最开始的分辨率为1366X768的标清显示，到现在的大多数分辨率为1920 X 1080，S卩1080Ρ的高清显示，用户对大屏幕拼接显示分辨率的要求越来越高，希望能达到高清晰、高画质、高还原性的画面效果。
[0003]现有的拼接显示系统一般由拼接显示单元，单屏拼接图像处理器，视频分配器，高清晰度多媒体接口(High Definit1n Multimedia Interface，HDMI)矩阵或图像拼接处理器组成。构成系统的设备比较多，并且只要是其中的一个出现问题，则会影响到整个拼接显示系统的正常运行。
【发明内容】
[0004]有鉴于此，本发明实施例提供一种4K拼接处理器及4K拼接显示系统，以解决4K拼接显示系统设备复杂的问题。
[0005]本发明实施例采用以下技术方案:
[0006]第一方面，本发明实施例提供一种4K拼接处理器，包括用于处理4K分辨率信号的驱动电路，驱动电路包括现场可编程门阵列(Field Programmable Gate Array，FPGA)芯片U5，瞬态电压抑制器(Transient Voltage Suppressor，TVS)阵列芯片U10、U11、Ul2、Ul3，显示接口(Display Port，DP)信号线连接器CN9、CN10，电阻R50、R52、R54、R55、R56、R58、R59、R60、R61、R62，％WC83、C89、C90、C93、C95、C96、C97、C98、C99、C101、C113、C114、C115、C116、(:117、(:118、(:119、(:121、(:122、(:123;1]5的型号为5口3^311-6，1]10、1]11、1]12和1]13的型号均为RClamp0524P，CN9 和 CNlO 均为 24pin ；
[0007]U5的J2脚通过C89与UlO的10脚连接，U5的Jl脚通过C83与UlO的9脚连接，U5的K2脚通过C90与UlO的7脚连接，U5的Kl脚通过C93与UlO的6脚连接，U5的L2脚通过C95与Ull的10脚连接，U5的LI脚通过C96与Ul I的9脚连接，U5的M2脚通过C97与Ul I的7脚连接，U5的Ml脚通过C98与Ull的6脚连接，UlO的1、2、4、5脚分别对应与CN9的12、10、9、7脚连接，Ull的1、2、4、5脚分别对应与CN9的6、4、3、1脚连接，U5的Η2脚通过C99与CN9的15脚连接，U5的Hl脚通过ClOl与CN9的17脚连接，U5的F3脚通过R50与CN9的18脚连接，U5的F4脚通过R52与CN9的15脚连接，U5的Η3脚通过R54与CN9的17脚连接，U5的G24脚通过R61与CNlO的18脚连接，U5的G25脚通过Cl 13与CNlO的17脚连接，U5的G26脚通过Cl 14与CNlO的15脚连接，U5的F25脚通过C115与U12的I脚连接，U5的F26脚通过C116与U12的2脚连接，U5的Ε25脚通过C117与U12的4脚连接，U5的Ε26脚通过C118与U12的5脚连接，U5的D25脚通过(:119与1]13的1脚连接，1]5的D26脚通过C121与U13的2脚连接，U5的C25脚通过C122与U13的4脚连接，U5的C26脚通过C123与1]13的5脚连接，1]12的10、9、7、6脚分别对应与0附0的12、10、9、7脚连接，1]13的10、9、7、6脚分别对应与CNlO的6、4、3、I脚连接，CN9的13、14脚和CNlO的13、14脚与网络接口连接，CN9、CN1的20脚与电源输出端连接，CN9的15脚通过R58与电源输出端连接，CN9的18脚通过R59与电源输出端连接，CNl O的17脚通过R56与电源输出端连接，CN9的17脚通过R62与参考地连接，CNlO的15脚通过R55与参考地连接，CNlO的18脚通过R60与参考地连接，CN9、CN10的其它脚均与参考地连接;U5通过CN9接收输入的4K分辨率信号、对所述4K分辨率信号进行处理、通过CNlO输出处理后的4K分辨率信号，实现4K分辨率信号环通。
[0008]第二方面，本发明实施例还提供一种4K拼接显示系统，包括上述4K拼接处理器和液晶拼接显示屏;4K拼接处理器和液晶拼接显示屏的个数均为N，N为大于等于2的整数，N个4K拼接处理器与N个液晶拼接显示屏一一对应地连接，N个4K拼接处理器通过DP信号线依次串行连接。
[0009]综上所述，本发明实施例的技术方案包括用于处理4K分辨率信号的驱动电路，驱动电路包括??6々芯片1]5，173阵列芯片1]10、1]11、1]12、1]13，0?信号线连接器0腸、0附0;1]5的型号为 5口3^311-6，1]10、1]11、1]12和1]13的型号均为1?(:131^0524?，0_通过1]10、1]11与1]5连接，CNlO通过U12、U13与U5连接;U5通过CN9接收输入的4K分辨率信号、对所述4K分辨率信号进行处理、通过CNlO输出处理后的4K分辨率信号，实现4K分辨率信号环通。4K拼接处理器通过DP信号线连接器CN9、CN10，实现4K分辨率信号环通，节省信号分配器等设备，降低了 4K拼接显示系统的复杂度。
【附图说明】
[0010]图1a是本发明实施例一提供的驱动电路的FPGA芯片部分管脚连接示意图。
[0011]图1b是本发明实施例一提供的驱动电路的DP输入端连接示意图。
[0012]图1c是本发明实施例一提供的驱动电路的DP输出端连接示意图。
[0013]图1d是本发明实施例一提供的电压转换电路的电路示意图。
[0014]图2是本发明实施例二提供的一种4K拼接显示系统的结构示意图。
【具体实施方式】
[0015]下面结合附图，对本发明具体实施例作详细的描述。可以理解的是，此处所描述的具体实施例仅用于解释本发明，而非对本发明的限定。另外，为了便于描述，附图中仅示出了与本发明相关的部分而非全部内容。
[0016]实施例一
[0017]如图1a至图1d所示，本发明实施例提供一种4K拼接处理器，包括用于处理4K分辨率信号的驱动电路，驱动电路包括??6六芯片1]5，1'￥3阵列芯片1]10、1]11、1]12、1]13，0?信号线连接器。腸、0附0，电阻1?50、1?52、1?54、1?55、1?56、1?58、1?59、1?60、1?61、1?62，电容083、089、090、093、C95、C96、C97、C98、C99、C101、C113、C114、C115、C116、C117、C118、C119、C121、C122、C123;U5的型号为 5口3代311-6，1]10、1]11、1]12和1]13的型号均为1?(:131^0524?，0_和0肌0均为24口111;
[0018]U5的J2脚通过C89与UlO的10脚连接，U5的Jl脚通过C83与UlO的9脚连接，U5的K2脚通过C90与UlO的7脚连接，U5的Kl脚通过C93与UlO的6脚连接，U5的L2脚通过C95与Ull的10脚连接，U5的LI脚通过C96与Ul I的9脚连接，U5的M2脚通过C97与Ul I的7脚连接，U5的Ml脚通过C98与Ull的6脚连接，UlO的1、2、4、5脚分别对应与CN9的12、10、9、7脚连接，Ull的1、2、4、5脚分别对应与CN9的6、4、3、1脚连接，U5的H2脚通过C99与CN9的15脚连接，U5的Hl脚通过ClOl与CN9的17脚连接，U5的F3脚通过R50与CN9的18脚连接，U5的F4脚通过R52与CN9的15脚连接，U5的H3脚通过R54与CN9的17脚连接，U5的G24脚通过R61与CNlO的18脚连接，U5的G25脚通过Cl 13与CNlO的17脚连接，U5的G26脚通过Cl 14与CNlO的15脚连接，U5的F25脚通过C115与U1