，本申请中的实施例及实施例中 的特征可以相互任意组合。
[0044] 图2为本发明实现编码调制的方法的流程图，如图2所示，包括：
[0045] 步骤200、对接收多比特数据进行过采样和噪声成形处理，以获得N比特数据。
[0046] N为比接收的多比特数据位数小的整数。
[0047] 本步骤中，对接收多比特数据进行噪声成形处理为：对接收多比特数据通过一阶、 或二阶、或高阶噪声成形函数进行处理。
[0048] 需要说明的是，多比特数据通过过采样处理，获得N比特数据的比特位数比接收 的多比特数据位数要小，位宽受到压缩，只需要采用较小规模的查找表就可以获得PWM的 脉冲调制信号。高阶噪声成形函数为本领域技术人员公知的处理函数，在此不再赘述。
[0049] 步骤201、根据N比特数据作为查找表的地址，查表获得PWM的脉冲调制信号。
[0050] 需要说明的是，由于经过过采样处理，输入的多比特数据在处理后位宽受到压缩， 即获得的N比特数据为位宽受到压缩的多比特数据，因此，这里只需要采用较小规模的查 找表就可以获得PWM的脉冲调制信号。另外，在进行查表过程中，实现了 N比特数据的并串 转换，输出单比特的PWM的脉冲调制信号，是数据传输速率提高到原来的2N倍。
[0051] 步骤202、将PWM的脉冲调制信号的同向正交IQ复数数据复用为一路实数信号数 据，以实现（采样率/4)上变频变换。
[0052] 步骤203、转换复用的实数信号数据为模拟信号，并将转换的模拟信号按照根据模 拟信号所占比特数的路数的开关功放输出。
[0053] 本步骤中，利用串行发射器（Serdes)实现复用的实数信号数据到模拟信号的转 换。这里，对于多电平场合，可以设置多路Serdes。
[0054] 开关功放为D类开关功放、或E类开关功放、或F类开关功放。
[0055] 需要说明的是，D类开关功放、或E类开关功放、或F类开关功放可以工作在饱和状 态，在恒包络信号的驱动下，效率高且非线性失真小；对于其他适用于本发明的开关功放， 也可以应用与本发明，例如S类开关功放。在两电平应用场合，只需要一路功放，在多电平 场合，根据模拟信号的比特数确定功放路数。这里，实数信号数据是数字信号，通过Serdes 实现了数字信号至模拟信号的转换，与现有的编码调制过程相比节省了 DAC器件的应用， 同时采用开关功放，可以改善发射器的工作效率。
[0056] 当编码调制应用于多电平场合时，在输出开关功放处理的信号之前，本发明方法 还包括：通过合路器对开关功放处理后的信息进行处理输出；
[0057] 当编码调制应用于2电平场合时，根据N比特数据作为查找表的地址之前，该方法 还包括：对获得的N比特数据进行均匀量化。
[0058] 合路器为6分贝（db)的合路器或3db的合路器；
[0059] 当合路器为6db的合路器时，该方法还包括：获得N比特数据之后，对N比特数据 进行非均匀量化处理。
[0060] 需要说明的是，由于采用6db的合路器会对调制编码的信号造成"压缩"的失真效 果，因此需要通过对获得的N比特数据进行非均匀量化处理，使其中的高电平信号的量化 范围被"拉伸"，"压缩"与"拉伸"相抵消，还原出无失真信号。另外，6db的合路器只是本 发明优选的方案，对于其他更高耦合系数的合路方式，也可以应用与本发明。通过采用合路 器，在单路信号导通时，耦合器的功率损耗小。
[0061] 本发明通过DSM和PWM的结合，在DSM的过采样处理，获得N比特数据的比特位数 比接受的多比特数据位数要小，位宽受到压缩，只需要采用较小规模的查找表就可以获得 PWM的脉冲调制信号，提高了系统工作的精确度和性能，使编码调制的整体效率得到提高。 另外，通过DSM的过采样，获得了编码调制工作过程中容易实现的工作时钟速率，降低了系 统编码调制的实现难度。并且，将多比特输入数据转换为多路单比特数据，与传统发射器架 构相比，省掉了 DAC及模拟上变频结构，同时采用开关功放，可以改善发射器的工作效率。
[0062] 图3为本发明发射器的结构框图，如图3所示，包括：Delta Sigma调制器（DSM)、 脉宽调制器（PWM)、上变频单元、转换及功放单元；其中，
[0063] DSM，用于对接收多比特数据进行过采样和噪声成形处理，以获得N比特数据。N为 比接收的多比特数据位数小的整数。
[0064] DSM具体用于，对接收多比特数据进行过采样和对接收多比特数据进行通过一阶、 或二阶、或高阶噪声成形函数进行处理，以获得N比特数据。
[0065] PWM，用于根据N比特数据作为查找表的地址，查表获得PWM的脉冲调制信号。 [0066] 上变频单元，用于将PWM的脉冲调制信号的同向正交IQ复数数据复用为一路实数 信号数据，以实现（采样率/4)上变频变换；
[0067] 转换及功放单元，用于转换复用的实数信号数据为模拟信号，并将转换的模拟信 号按照根据模拟信号所占比特数的路数的开关功放输出。
[0068] 进一步地，开关功放为D类开关功放、或E类开关功放、或F类开关功放。利用串 行发射器（Serdes)实现所述复用的实数信号数据到模拟信号的转换。
[0069] 发射器还包括合路器，用于当发射器应用于多电平场合时，在输出开关功放处理 的信号之前，对开关功放处理后的信息进行处理输出。
[0070] DSM还用于，当发射器应用于2电平场合时，根据N比特数据作为查找表的地址之 前，对获得的N比特数据进行均匀量化。
[0071] 进一步地，合路器为6db的合路器或3db的合路器；
[0072] DSM还用于，当所述合路器为6db的合路器时，获得N比特数据之后，对N比特数据 进行非均匀量化处理。
[0073] 以下通过具体实施例，对本发明进行清楚详细的说明，实施例并不用于限定本发 明的保护范围。
[0074] 实施例1
[0075] 本实施例以多电平场合为例，对本发明调制编码过程进行说明。
[0076] DSM、PWM、上变频单元、转换及功放单元及合路器；
[0077] 为确定是否在DSM阶段进行非均匀量化，实施例设定合路器适用的是6db的合路 器，即在DSM阶段需要进行非均匀量化。
[0078] DSM接收到多比特数据需要进行过采样和噪声成形处理，以获得N比特数据，其中 噪声成形处理通过一阶、或二阶、或高阶噪声成形函数实现。
[0079] 由于采用6db的合路器，为了避免合路器的幅度压缩特性引起的失真，需要进行 非均匀量化。这里，如果适用的是3db的合路器则不需要进行非均匀量化，如果使用在两电 平场合，则不需要合路器，但是可以采用均匀量化。
[0080] 采用非均匀量化时，由于采用6db合路器，根据高电平量化间隔小，低电平量化间 隔大，设定非均匀量化的高电平部分的量化步径为1.375,低电平的量化步径为0.625,使 得低电平（电平数值假设为[-8, 0])量化范围为[_8, 3]，高电平（电平数值假设为[0, 8]) 量化范围[3, 8]，这样低电平量化范围大于高电平量化范围。表1为非均匀量化与均匀量化 的对比，如表1所示。
[0081]
[0082]
[0083] 表 1
[0084] 以N = 4为例，多比特数据位宽为16bits，过采样的采样率为Fs = 122. 88Msps， 经过DSM处理后，位宽压缩为4bits，过采样的采样率不变，之后经过PWM处理后，输出单比 特数据，采样率提高为Fs*2~4 = 1966. lMsps。通过以上处理，DSM运行在一个普通的工作 时钟速率下，非常容易实现，同时多比特DSM的输出信号性能也能满足指标要求。而PWM模 块则由一个非常小的查找表实现，精度非常高，产生的信号性能也非常好。
[0085] PWM根据N比特数据作为查找表的地址，查表获得PWM的脉冲调制信号。查找表的 每个地址对应一个位宽为2~N的数据，之后将这2~N个比特数据逐比特的串行输出。在这 个并串转换过程中，采样率也提高为原来的2~N倍。通过替换查找表的内容，多电平的输出 信号。在两电平场合，则输出2电平的输出信号。
[0086] PWM输出的信号经过上变频单元，采样速率提升为Fs = 3932. 16Msps (122. 88Msps*2~N*2,最后一个 *2 是代表1Q