用于像素阵列的片上测试的电路和方法
【专利说明】
[0001] 优先权声明
[0002] 本申请要求2014年10月21日提交的法国专利申请号14/60121的优先权权益， 该专利申请的全部公开内容在法律允许的最大程度上通过引用并入于此。
技术领域
[0003] 本公开涉及用于像素阵列的片上测试的测试电路和方法，并且具体而言，涉及用 于检测像素阵列中的电故障的电路和方法。
【背景技术】
[0004] CMOS图像传感器一般包括由水平和竖直接线互连的像素阵列，水平接线一般用于 控制像素行的控制信号，而竖直接线一般用于从每个像素列读出信号。
[0005] 对这种像素阵列的工业测试一般基于所谓的光学测试，其包括使用图像传感器捕 获均匀场景的图像，并且验证每个像素提供预期的读数。这种技术允许检测互连接线的灾 难性缺陷，这种缺陷通常称为HFPN(水平固定图案噪声）和VFPN(竖直固定图案噪声）。如 果在给定芯片中检测到任何灾难性缺陷，则该芯片可以被丢弃。
[0006] 问题在于一些缺陷可能在制造时不表现为灾难性缺陷，因为它们在有限的测试条 件下，不会诱导显著的图像缺陷。然而，这种缺陷可以在变化场条件下演变成灾难性缺陷， 并且因此可能在图像传感器的寿命期间导致明显的图像缺陷。这种缺陷在诸如汽车或者医 疗应用之类的某些使用领域中是不可接受的。
[0007] 因此，本领域中存在对用于检测图像传感器的像素阵列中的非灾难性故障的电路 和方法的需要。
【发明内容】
[0008] 本文中的实施例至少部分地解决了现有技术中的一个或者多个需要。
[0009] 根据一个方面，提供了包括以下内容的方法：向图像传感器的像素阵列的控制接 线施加信号跃迀；基于在控制接线上检测到的电压信号，检测控制接线上的信号跃迀的至 少一部分的持续时间；并且基于所检测到的持续时间，检测控制接线中的电故障。
[0010] 根据一个实施例，电故障是控制接线中的电阻性开路或者电阻性短路。
[0011] 根据一个实施例，检测电故障包括将检测到的持续时间与参考持续时间进行比 较，其中如果检测到的持续时间超过参考持续时间，则检测到故障。
[0012] 根据一个实施例，检测持续时间包括：当控制接线上的电压信号达到第一阈值时， 通过第一电路确立第一信号；并且当控制接线上的电压达到第二阈值时，通过第二电路确 立第二信号。
[0013] 根据进一步的方面，提供了包括以下内容的电路：控制电路，被配置为向图像传感 器的像素阵列的控制接线施加信号跃迀；以及故障检测电路，耦合到控制接线，并且被配置 为：确定控制接线上的信号跃迀的至少一部分的持续时间；并且基于检测到的持续时间来 检测控制接线中的电故障。
[0014] 根据一个实施例，故障检测电路包括：第一电路，适于当控制接线上的电压信号达 到第一阈值时确立第一信号；以及第二电路，适于当控制接线上的电压信号达到第二阈值 时确立第二信号。
[0015] 根据一个实施例，第一电路包括低阈值反相器。
[0016] 根据一个实施例，第二电路包括半施密特（Schmitt)触发器。
[0017] 根据一个实施例，第一电路包括第一晶体管，第一晶体管的控制节点耦合到控制 接线；并且第二电路包括第二和第三晶体管，第二和第三晶体管中的每个晶体管的控制节 点耦合到控制接线。
[0018] 根据一个实施例，第一晶体管具有比第二和第三晶体管中的每个晶体管的宽度/ 长度比大的宽度/长度比。
[0019] 根据一个实施例，第二电路进一步包括：与第二和第三晶体管串联耦合的第四晶 体管；和第五晶体管，通过其主导电节点耦合在电源电压和中间节点之间，该中间节点在第 二和第三晶体管之间，第五晶体管的控制节点耦合到第二和第四晶体管之间的中间节点。
[0020] 根据一个实施例，第四晶体管的控制节点耦合到重置信号，并且第一电路包括第 六晶体管，第六晶体管耦合到第一晶体管的主导电节点之一，并且第六晶体管的控制节点 耦合到重置信号。
[0021] 根据一个实施例，参考持续时间由接收第二信号的缓冲器生成。
[0022] 根据进一步的方面，提供了包括以下内容的系统：多个上述电路，每个电路耦合到 多个控制接线中的一个对应控制接线；以及多个同步设备，被配置为将检测到的持续时间 与参考持续时间进行比较，其中同步设备适配为菊花链式，以输出针对多个控制接线中的 每个控制接线的比较结果。
[0023] 根据进一步的方面，提供了包括以下内容的系统：多个上述电路，每个电路耦合到 多个控制接线中的一个对应控制接线；第一和第二位线；第六晶体管，耦合在第一位线和 接地电压之间，并且在其控制节点处接收用于多个电路中的第一电路的第一信号；以及第 七晶体管，耦合在第二位线和接地电压之间，并且在其控制节点处接收用于多个电路中的 第一电路的第二信号。
【附图说明】
[0024] 前述以及其它特征和优势将从通过说明而非限制方式参照附图给出的对实施例 的以下详细描述中变得显而易见，其中：
[0025] 图1示意性地图示了根据本公开的实施例的图像传感器；
[0026] 图2A是图示了根据本公开的实施例的检测图像传感器的像素阵列的控制接线中 的电故障的方法中的操作的流程图；
[0027] 图2B是图示了图1中的图像传感器中的信号的示例的定时图；
[0028] 图3示意性地图示了根据本公开的实施例的用于检测信号跃迀的至少一部分的 持续时间的电路；
[0029] 图4示意性地图示了根据本公开的进一步实施例的用于检测信号跃迀的至少一 部分的持续时间的电路；
[0030] 图5是图示了图4中的电路中的信号的示例的定时图；
[0031] 图6示意性地图示了根据本公开的实施例的故障检测电路；
[0032] 图7是图示了图6中的电路中的信号的示例的定时图；并且
[0033] 图8示意性地图示了根据本公开的进一步实施例的故障检测电路。
【具体实施方式】
[0034] 图1示意性地图示了包括以行和列布置的像素102的阵列101的图像传感器100。 三行和四列的像素被表示在图1中，但是像素阵列101可以是任何大小的。如本领域技术 人员将已知的，每个像素102例如对应于CMOS像素，诸如3T像素或者其它类型的CMOS像 素，其包括光电二极管、一个或者多个重置晶体管、以及可选地传输门晶体管和/或源极跟 随器晶体管。然而，对于本领域技术人员还将显而易见的是，本文中的教导可以应用于其它 类型像素的阵列。
[0035] 图像传感器100是例如图像捕获设备的一部分，诸如数码相机或者膝上型电脑、 移动电话、智能电话、平板电脑、便携媒体播放器等的网络摄像头。
[0036] 在图1的示例中，像素102的行接收一个或者多个控制接线105上的一个或者多 个共用控制信号。例如，控制信号包括用于重置光电二极管电压和/或感测节点电压、传输 门（TG)信号、以及读取信号的一个或者多个重置信号。在图1的示例中，三个控制接线被 提供给阵列中的像素的每个行，虽然在备选实施例中，可以有任何数目的控制接线。例如， 控制信号由行解码器106生成。行解码器106可以接收一个或者多个输入信号（未在图1 中图示），并且还例如接收在下文更详细描述的测试信号TEST。
[0037] 像素102的每个列与共用读出接线107关联，接线107提供从所选取的行中的像 素检测到的电压电平。读出接线107例如耦合到输出电路108,该输出电路例如包括采样和 保持电路和/或一个或者多个模数转换器（ADC)。
[0038] 控制接线105耦合到测试电路110,该测试电路是例如BIST(内建自测试）电路。 在图1的示例中，每个控制接线105的其一个末端（extremity)親合到行解码器106,并且 其另一末端耦合到测试电路110。测试电路110例如提供输出信号（RESULT)，该输出信号 指示是否已经在一个或者多个控制接线105中检测到故障。
[0039] 现在将参照图2A中的流程图更详细地描述图1的测试电路110的操作。
[0040] 图2A图示了测试像素阵列的一个或者多个控制接线（诸如图1中的行的一个或 者所有控制接线105)中的电故障的方法中的操作的示例。测试方法例如允许检测电阻性 开路（R0)或者电阻性短路（RS)故障，如将在下文更详细地描述的。
[0041] 在第一操作201中，信号跃迀被施加到要被测试的一个或者多个控制接线。信号 跃迀为例如上升沿，虽然在一些实施例中可以应用下降沿。信号跃迀由例如行解码器106 响应于确立测试信号TEST而生成。
[0042] 在后续操作202中，检测跃迀的至少一部分的持续时间TTR。术语"跃迀持续时间" 在本文中用于指定等于跃迀的上升或者下降时间的全部或者部分的持续时间。例如，如将 在下面更详细描述的那样，持续时间T TR由信号对表示，信号对中的第一信号具有指示控制