一种基于双核异构的双路视频处理平台的制作方法
【技术领域】
[0001]本发明属于视频技术领域，具体地涉及一种基于双核异构的双路视频处理平台。
【背景技术】
[0002]随着视频技术在医疗卫生、视频通信、安防监控等领域应用越来越广泛，多媒体嵌入式系统的性能也受到广泛的关注。
[0003]在嵌入式处理器领域，多核架构处理器是未来处理器发展的主流趋势，多核异构处理器是一个重要的方向，而且多核处理器已经成功的应用于多种嵌入式终端，极大的促进了多媒体技术的发展。其中TI公司推出的基于ARM+DSP架构的DM3730处理器就是比较经典的多媒体处理平台之一，DM3730处理器是由IGHz的ARM Cortex_A8 Core和800MHz的TMS320C64x+ DSP Core两部分组成，该处理器可以解决ARM处理器无法处理高清视频大数据量和DSP无法运行功能强大的操作系统问题，并且该处理器有前端和后端的视频处理子系统，支持视频预览、图像缩放、自动聚焦、曝光、白平衡等功能。
【发明内容】
[0004]本发明针对上述问题，提供一种基于双核异构的双路视频处理平台；本发明具有控制功能及高速数字信号处理能力，可以方便移植应用到各种异构双核视频处理系统中。
[0005]为实现本发明的上述目的，本发明采用如下技术方案。
[0006]本发明一种基于双核异构的双路视频处理平台，包括处理器模块、双路控制开关模块、解码器、摄像头模块；其特征在于:所述摄像头模块分两路形式进行发出视频信号，一路摄像头模块发出12bit数字信号，另一路摄像头模块发出PAL信号；所述数字信号直接传输给双路控制开关模块，所述PAL信号传输给解码器；所述解码器输出8bit ITU656格式数字信号，所述8bit ITU656格式数字信号传输给双路控制开关模块；所述双路控制开关模块输出与处理器模块相连。
[0007]作为本发明的一种优选方案，所述处理器模块采用DM3730，所述DM3730处理器是由 IGHz 的 ARM Cortex-A8 Core 和 800MHz 的 TMS320C64x+DSP Core 两部分组成。
[0008]作为本发明的另一种优选方案，所述DM3730处理器模内部包括GP1端口、CAM端口、I2C 端口。
[0009]作为本发明的另一种优选方案，所述解码器采用TVP5151 ;所述摄像头模块采用两种摄像头，一种为MT9P031摄像头，另一种为CCD摄像头。
[0010]本发明的有益效果是。
[0011]1、本发明基于DM3730平台提供了一种具有双路视频信号切换的嵌入式视频采集与处理平台。本发明平台在设计上可以支持不同视频格式信号的切换，解决了以往传统视频处理平台的单一信号模式，并采用高分辨率的MT9P031摄像头模块可以实现图像的高清显示。该平台可以作为通用的平台，根据具体的应用需要，设计针对不同应用领域的产品并且具有高的可移植性。
[0012]2、本发明采用低功耗、高性能TVP5151视频解码芯片以及具有500万像素的MT9P031摄像头实现具有双路切换功能的视频处理平台。在本发明设计双路视频切换功能、视频解码芯片的驱动程序，最后运用达芬奇技术中的Codec Engine机制设计了视频处理的整体流程。本发明设计可以方便移植应用到各种异构双核视频处理系统中。本发明具有PAL与camera信号双路切换、高可移植性的视频处理平台。此平台硬件设计选用TI公司推出DM3730异构双核处理器、视频解码芯片和摄像头，该处理器同时具有控制功能及高速数字信号处理能力，在软件设计上采用嵌入式视频处理的DaVinci新技术完成视频采集与编码全过程。最后通过实时的图像采集及H.264编码验证平台设计的正确性。
【附图说明】
[0013]图1是本发明一种基于双核异构的双路视频处理平台的整体构架图。
[0014]图2是本发明一种基于双核异构的双路视频处理平台的视频处理流程图。
【具体实施方式】
[0015]如图1所示，为本发明一种基于双核异构的双路视频处理平台的整体构架图。图中，包括处理器模块、双路控制开关模块、解码器、摄像头模块；其特征在于:所述摄像头模块分两路形式进行发出视频信号，一路摄像头模块发出12bit数字信号，另一路摄像头模块发出PAL信号；所述数字信号直接传输给双路控制开关模块，所述PAL信号传输给解码器；所述解码器输出8bit ITU656格式数字信号，所述8bit ITU656格式数字信号传输给双路控制开关模块；所述双路控制开关模块输出与处理器模块相连。
[0016]本发明所述DM3730处理器是由IGHz的ARM Cortex_A8 Core和800MHz的TMS320C64x+ DSP Core两部分组成，该处理器可以解决ARM处理器无法处理高清视频大数据量和DSP无法运行功能强大的操作系统问题，并且该处理器有前端和后端的视频处理子系统，支持视频预览、图像缩放、自动聚焦、曝光、白平衡等功能。所述DM3730处理器模内部包括 GP1 端口、CAM 端口、I2C 端 P。
[0017]所述摄像头I旲块米用两种摄像头，一种为MT9P031摄像头，另一种为CCD摄像头；所述解码器采用TVP5151。本发明平台中有两路视频信号，一路是PAL制式视频流通过TVP5151解码芯片输出8bit ITU656格式数据，另一路是通过MT9P031摄像头模块直接产生12bit数字信号。两路视频信号通过切换控制开关选择进入到DM3730处理器。处理器的ARM侧作为主控制器来完成视频数据的采集，DSP侧主要完成对视频数据压缩编码算法处理。所述TVP5151解码器和MT9P031摄像头作为本发明的驱动设备，分别为设备自身功能驱动和视频功能驱动。设备自身功能驱动是上层硬件接口驱动，实现对硬件设备的初始化和控制。视频功能驱动为这些视频设备本身所支持的一些视频功能。
[0018]本发明视频处理整体流程设计包括视频采集和编码。如图2所示，为本发明一种基于双核异构的双路视频处理平台的视频处理流程图。视频数据采集主要调用V4L2架构中有一个重要的接口函数1ctl O，通过1ctl O接口功能函数与底层视频设备驱动程序进行交互。视采集到数据后要进行视频编码，编码部分算法直接使用TI提供按照xDM标准封装的H.264算法，所以只需通过Codec Engine API调用相关的算法处理视频数据即可。
[0019]可以理解的是，以上关于本发明的具体描述，仅用于说明本发明而并非受限于本发明实施例所描述的技术方案，本领域的普通技术人员应当理解，仍然可以对本发明进行修改或等同替换，以达到相同的技术效果；只要满足使用需要，都在本发明的保护范围之内。
【主权项】
1.一种基于双核异构的双路视频处理平台，包括处理器模块、双路控制开关模块、解码器、摄像头模块；其特征在于:所述所述摄像头模块分两路形式进行发出视频信号，一路摄像头模块发出12bit数字信号，另一路摄像头模块发出PAL信号；所述数字信号直接传输给双路控制开关模块，所述PAL信号传输给解码器；所述解码器输出8bit ITU656格式数字信号，所述8bit ITU656格式数字信号传输给双路控制开关模块；所述双路控制开关模块输出与处理器模块相连。2.根据权利要求1所述的一种基于双核异构的双路视频处理平台，其特征在于:所述处理器模块采用DM3730，所述DM3730处理器是由IGHz的ARM Cortex_A8 Core和800MHz的 TMS320C64x+DSP Core 两部分组成。3.根据权利要求1所述的一种基于双核异构的双路视频处理平台，其特征在于:所述DM3730处理器模内部包括GP1端口、CAM端口、I2C端口。4.根据权利要求1所述的一种基于双核异构的双路视频处理平台，其特征在于:所述解码器采用TVP5151 ;所述摄像头模块采用两种摄像头，一种为MT9P031摄像头，另一种为CCD摄像头。
【专利摘要】一种基于双核异构的双路视频处理平台。本发明具有控制功能及高速数字信号处理能力，可以方便移植应用到各种异构双核视频处理系统中。本发明包括处理器模块、双路控制开关模块、解码器、摄像头模块；其特征在于：所述摄像头模块分两路形式进行发出视频信号，一路摄像头模块发出12bit数字信号，另一路摄像头模块发出PAL信号；所述数字信号直接传输给双路控制开关模块，所述PAL信号传输给解码器；所述解码器输出8bitITU656格式数字信号，所述8bitITU656格式数字信号传输给双路控制开关模块；所述双路控制开关模块输出与处理器模块相连。
【IPC分类】H04N7/18
【公开号】CN105635661
【申请号】CN201410622456
【发明人】田佳聪
【申请人】田佳聪
【公开日】2016年6月1日
【申请日】2014年11月7日