基于微环谐振器的存储互连光网络架构及其通信方法
【技术领域】
[0001] 本发明属于通信领域，具体为一种基于微环谐振器的存储互连光网络架构及其通 信方法。
【背景技术】
[0002] 存储系统，用于存储计算机中处理器核所使用的数据，包括存储模块和存储控制 器。
[0003] Ra址，工作于锁步模式的一组存储模块的集合。
[0004] 存储互连，包括处理器核与存储系统通信的结构和机制。
[0005] 现有存储互连结构采用电总线互连方式，处理器核访问存储模块需要通过片选总 线、地址总线和数据总线分别传输相应电信号。存储控制器与Rank之间也是通过电总线结 构连接。运种连接方式可W满足小型计算系统的需求，但随着大型计算系统的出现，处理器 核的数目增加，现有电总线存储互连结构成为限制片上多核访存通信性能的瓶颈，具体反 映在：
[0006] 首先，在存储互连方面，由于处理器核与存储系统之间是电总线全互连结构，每个 处理器核都需要数目与存储控制器数目相同的电互连线，当处理器核数量增加时，电互连 线的数量也需要大量增加，且处理器核访存过程功耗大。其次，在访存时延方面，存储控制 器与Rank之间是电总线互连结构，同一时刻存储控制器只能通过片选与一个Rank通信，完 成一个处理器核访问存储系统的指令，处理器核访问存储系统的平均时延长。第=，在访存 并行性方面，当系统中的处理器核数量较多时，同一时刻只有一个处理器核可W访问指定 Rank,其他处理器核的访存指令需要排队等待，导致整个系统的访存并行性差。
【发明内容】
[0007] 本发明目的在于提供一种基于微环谐振器的存储互连光网络架构及其通信方法， 针对解决电总线互连结构存储系统访问功耗大，多处理器核访问存储系统时延长，并行性 差的问题。
[000引为了实现上述目的，本发明基于微环谐振器的存储互连光网络架构采用的技术方 案，包括自上而下依次设置的散热层，第二光层，第一光层，激光层W及电层；
[0009] 所述的电层上设置有若干组处理器核W及存储系统的Rank,所述的第二光层和第 一光层上均设置有若干组与处理器核位置对应的光网络;所述的第二光层包括从存储系统 到核的光网络，第一光层包括从核到存储系统的光网络;所述的电层，第二光层和第一光层 上均设置有处理器核端TSV接入点，第二光层和第一光层上设置有存储系统端TSV接入点； 所述的电层分别与第二光层和第一光层通过TSV线连接。
[0010] 所述电层上设有64个处理器核W及4个存储系统的Rank, 64个处理器核被分为16 组，每组4个处理器核使用同一个光网络与存储系统的Rank通信，每个处理器核与处理器核 端TSV接入点之间设置有输入及输出两根数据线，通过TSV线对应连接第二光层和第一光 层。
[0011] 所述第二光层和第一光层上均设置有16个光网络，所述16个光网络被分4排，每排 4个光网络，且每个光网络的位置与电层上每组处理器核对应。
[0012] 所述第二光层每个光网络的输出端连接到处理器核端TSV接入点，每个光网络输 入端连接到存储系统端TSV接入点；所述第一光层每个光网络的输入端连接到处理器核端 TSV接入点，每个光网络输出端连接到存储系统端TSV接入点。
[0013] 所述的光网络包括了四个输入端口、四个输出端口、四根在娃衬底上刻蚀的光波 导和六个在娃衬底上刻蚀的微环谐振器;光网络的四个输入端口自下而上分别为输入端口 11、输入端口 12、输入端口 13和输入端口 14，分别与同组的处理器核对应连接;光网络的四个 输出端口 204自上而下分别为输出端口 〇2、输出端口 Oi、输出端口化和输出端口化，分别与存 储系统的Rank对应连接，每组光网络的输出端口化都连接存储系统的RankO，每组光网络的 输出端口化都连接存储系统的Rankl，每组光网络的输出端口化都连接存储系统的Rank2，每 组光网络的输出端口化都连接存储系统的Rank3;四根在娃衬底上刻蚀的光波导通过弯曲 交叉排布，与六个在娃衬底上刻蚀的微环谐振器共同组成六个光平行开关结构，使不同波 长光信号从四个输入端口分别到四个输出端口互不干扰。
[0014] 所述的处理器核与存储系统的Ra址之间使用不同的波长通信。
[0015] 本发明基于微环谐振器的存储互连光网络架构的通信方法采用的技术方案为：
[0016] 步骤1，激光源发射光波经过功率分配装置被分配到每个处理器核组，每个处理器 核根据需要通信的Rank编号选择相应的通信波长，处理器核禪合相应波长的光波；
[0017] 步骤2,将处理器核需要发送的电信号转换成光信号，使光波携带所要发送信息；
[0018] 步骤3,携带信息的光信号经过光网络中光波导的传输发送到存储系统端，或者经 过光网络中光波导的传输并且禪合之后发送到存储系统端；
[0019]步骤4,光信号通过解调转换为电信号，传输到存储系统的Rank中；
[0020] 步骤5,存储系统在传输响应信号返回处理器核时，禪合相应的波长并进行调制；
[0021] 步骤6,存储系统将光信号禪合到当前通信处理器核所在组的光网络进行传输，处 理器核端经过解调，将光信号转换为电信号，最终将响应信号发送到处理器核。
[0022] 优化地，通过微环谐振器进行禪合。
[0023] 所述的光波通过调制器将电信号转换成光信号。
[0024] 与现有技术相比，本发明具有如下的有益效果:光传输本身要比电传输的功耗小， 通过将光传输中有光功率损耗的地方尽可能减少，从而降低总功耗。采用光互连技术并在 光网络的设计中最大程度降低光网络中的传输功耗，从而减少了处理器核访存的总平均功 耗。
[0025] 进一步，本发明对光网络的设计，能够使微环谐振器的360度进行使用，使得微环 谐振器的利用率提高，微环谐振器的数量大大减少，通信传输功耗减少。
[0026] 进一步的，本发明由于采用光网络结构连接64个处理器核与4个Rank进行访存通 信，消除了总线结构对系统性能的限制，降低了处理器核对存储系统的平均访存时延。
[0027] 进一步的，本发明光网络由于采用屯种波长进行光通信，64个处理器核能够互不 干扰地与4个Rank进行光通信，提高了存储系统的访问并行性能。四根光波导用于传输处理 器核与存储系统之间的光信号，同组的四个核使用两个光网络共八根波导，平均每个核两 根光波导，较之电全互连结构，平均每个核四根电互连线，连线数量减少一半，功耗降低。
【附图说明】
[0028] 图1(a)本发明基于微环谐振器的存储互连光网络架构整体结构剖面图；
[0029] 图1(b)本发明光网络架构第二光层、第一光层、电层S维结构示意图；
[0030] 图2本发明基于微环谐振器的存储互连光网络结构示意图；
[0031] 图3(a)本发明光网络中光平行开关开状态禪合波长情况示意图；
[0032] 图3(b)本发明光网络中光平行开关开状态不禪合波长情况示意图；
[0033] 图3(c)本发明光网络中光平行开关状态示意图；
[0034] 图3(d)本发明光网络中光平行开关360度禪合波长情况示意图；
[0035] 图4本发明面向64核4Ra址片上系统通信流程示意图；
[0036] 图5(a)本发明仿真实验总功耗对比示意图；
[0037] 图5(b)本发明仿真实验平均时延对比示意图；
[0038] 图5(c)本发明仿真实验最大时延对比示意图。
【具体实施方式】
[0039] 下面结合附图对本发明做进一步的详细说明。
[0040] 本发明基于微环谐振器的存储互连光网络架构包括4个输入端口、4个输出端口、4 根在娃衬底上刻蚀的光波导和6个在娃衬底上刻蚀的无源类型的微环谐振器。光网络的4个 输入端口自下而上分别为输入端口 Il、输入端口 12、输入端口 13和输入端口 14，分别与同组 的4个处理器核连接，系统中的64