高速数字信号处理系统的制作方法
【技术领域】
[0001] 示例总体上涉及数字系统。某些示例涉及数字发送机，该包括称作全数字发送机 的发送机。某些示例涉及适于蜂窝通信的数字发送机，包括按照诸如为3GPP LTE标准的移 动通信标准中的一个标准的通信。某些示例涉及适于Wi-Fi和WLAN通信的数字发送机。
【背景技术】
[0002] 射频数模转换器（RF DAC:radio frequency digital to analog converter)、数 字功率放大器（DPA:digital power amplifier)、以及数字驱动放大器（DDA:digital drive amplifier)对于使用先进CMOS技术的无线收发机设计变得越来越有吸引力，因为设 备大小收缩所带来的可扩展性、带宽控制的易化设计、更小的布局面积以减小裸芯片成本、 以及大量数字优点。所谓的全数字发送机使用数字块(digital block)来驱动RF DAC、DPA、 或DDA。能够实现为高速数字信号处理器（HS DSP:high-speed digital signal processor)的数字块可以实现信号上变换（signal up-conversion)和数字编码。高度期望 HS DSP的增强设计。
【发明内容】
[0003] 本发明的一方面，提供一种数字信号处理器，包括:二进制到温度计编码器，具有 输入以接收输入基带信号的第一数量的二进制比特，除了第一数量的二进制比特之外，输 入基带信号包括第二数量的二进制比特，其中第一数量的二进制比特和第二数量的二进制 比特为整数，二进制到温度计编码器被配置成输出对应于温度计码的比特;混合器，以混合 温度计码的比特和本地振荡器时钟信号以可操作地提供逆序反转比特图案;异或电路，被 配置成混合第二数量的二进制比特和本地振荡器时钟信号；以及来自混合器和逻辑操作电 路的多个输出线路以馈送已混合的混合码到数模转换设备。
[0004] 本发明的另一方面，提供一种发送机，包括:二进制比特源，以接收输入信号并且 提供二进制比特；以及数字信号处理器，耦合到二进制比特源，数字信号处理器包括:二进 制到温度计编码器，具有输入以从源接收N+M个二进制比特中的N个二进制比特，N和M为整 数，二进制到温度计编码器被配置成输出对应于温度计码的比特;混合器以混合从温度计 码输出的比特和本地振荡器时钟信号以可操作地提供逆序反转比特图案;异或电路，被配 置成混合所述M个二进制比特和本地振荡器时钟信号；以及来自混合器和异或电路的输出 线路以馈送来自数字信号处理器的已混合的混合码。
[0005] 根据本发明的又另一方面，提供一种操作数字信号处理器的方法，包括:接收N+M 个二进制比特的二进制格式的输入基带信号，N和M为正整数;将所述N+M个二进制比特划分 成两组，一组具有N个二进制比特并且另一组具有M个二进制比特;使用二进制到温度计编 码器来将所述N个二进制比特编码成温度计码；由逆序反转比特处理来混合温度计码与本 地振荡器时钟信号并且由异或处理来混合所述M个二进制比特和本地振荡器时钟信号以产 生已混合的混合码；以及馈送已混合的混合码到数模转换设备。
【附图说明】
[0006] 实施例通过示例方式来阐述并且不限于所附附图的图中，在所附附图中：
[0007] 图1A-图1C示出按照某些实施例的全数字发送机的结构示例的框图。
[0008] 图2A-图2C图示按照某些实施例的温度计码的数字上变换混合的示例。
[0009] 图3A-图3C图示按照某些实施例的数字混合的示例。
[0010] 图4A-图4C示出按照某些实施例的使用不同的混合方法的数字混合器输出数据图 案的示例。
[0011] 图5A-图5C示出按照某些实施例的异或混合和比特静默(bit quieting)的示例。
[0012] 图6A-图6C图示按照某些实施例的位移过程以通过静默操作来传送数字信号。
[0013] 图7A-图7B示出按照某些实施例的能够与图6A-图6C的位移相关联的一般实现例。
[0014] 图8A-图8D图示按照某些实施例的图7A-图7B的电平位移操作的另一实现例。
[0015]图9A-图9C图示按照某些实施例的产生控制以使能(enable)比特归零以及使能比 特的反转。
[0016] 图10示出按照某些实施例的用于输入基带二进制比特的上段的逆序反转比特混 合（reverse order inverted bit mixing)〇
[0017] 图11示出按照某些实施例的输入基带二进制比特的下比特的异或混合以及控制 信号的产生。
[0018] 图12图示按照某些实施例的示例混合码混合的顶级图解。
[0019]图13A-图13B图示按照某些实施例的逆序反转比特混合的组件的简化。
[0020] 图14图示按照某些实施例的用于异或混合的组件的简化。
[0021] 图15图示按照某些实施例的能够与用于高速数字信号处理器的布局考虑相关联 的框图。
[0022] 图16示出按照某些实施例的笛卡尔调制的示例的框图。
[0023] 图17示出按照某些实施例的极化调制的示例的框图。
[0024] 图18示出按照某些实施例的配置成提供数据以驱动数字设备的示例数字信号处 理器的框图。
[0025] 图19示出按照某些实施例的操作数字信号处理器的示例方法的特征。
[0026] 图20为按照某些实施例的发送机的示意性框图。
【具体实施方式】
[0027] 下面的具体描述引用通过图示方式示出细节和实施例的所附附图，其中可以实践 实施例。这些实施例足够详细地描述，以使得那些本领域技术人员能够实践他们。可以利用 其他实施例并且可以在不脱离发明主题的情况下做出结构、逻辑、以及电变化。这里公开的 各种实施例不一定相互排斥，因为某些实施例能够与一个或多个其他实施例组合以形成新 的实施例。下面的详细描述因此不当作限制意义。
[0028] 在具有HS DSP以驱动RF DAC、DPA、或DDA的示例数字系统中，HS DSP的信号上变换 (up-con vers ion)可以被配置成混合输入数字基带信号和输入本地振荡器（L0: local oscillator))时钟并且被配置成提供用于传送信号的数据格式，包括产生用于RF DAC、 DPA、或DDA的温度计码的结构，其能够减少由二进制码引入的毛刺能量(glitch energy)。 因为上变换数据可以由D触发器(DFF:D flip-lop)块在HS DSP的输出处重定时以对齐数据 比特，所以输出数据速率为混合时钟的至少两倍。例如，L0时钟可以为用于LTE高频带操作 的约2.69GHz，其中用于HS DSP的最高操作时钟为混合时钟频率的两倍。其在约5.38GHz。使 用用于HS DSP的这样的高频率时钟，设计和实现上可能有很大的挑战。
[0029] 图1A-图1C示出了全数字发送机的结构示例的框图。图1A示出了全分段发送(TX: 1：以11811118 8；[011)路径，分别用于多个1乂频带组中的每个：频率范围；1^(),￡1~；1^,1)、；^1, 3~；^1, ^.』(^~€(^的组0、组卜_组6。用于发送的数据被输入到基带03?1054-0、1054-卜_105八-G。基带DSP 105A-0、105A-1…105A-G中的每一个提供数据到驱动对应输出RFD AC/DPA/DDA 150八-0、150厶-1...15(^-6的对应的邯05?11(^-0、11(^-1...11(^-6。1^05?11(^-0、110八-1…110A-G中的每一个能够如这里所教导的那样构成。来自每个输出1^04(：/1^4/1)0415(^-0、150A-1…150A-G的输出能够被输入到对应的匹配网络160A-0、160A-1. . . 160A-G，其中所 述匹配网络160A-0、160A-1. . .160A-G中的每个提供RF输出。
[0030] 图1B示出了基带DSP和HS DSP作为对多个TX频带组的每个分段的发送路径共用的 前端(FE:front end))，所述多个TX频带组分别为频率范围f〇,a~f〇,b、fi,a~fi,b...fG, a~ fG,b的组0、组1…组G。将用于发送的数据输入到提供数据给驱动每个输出RFD AC/DPA/ 00八1508-0、1508-1...1508-6的邯05?1108的基带05?1058。批05?1108能够如这里所教 导那样构成。能够将来自每个输出RFD AC/DPA/DDA 150B-0、150B-1. . .150B-G的输出输入 到对应的匹配网络160B-0、160B-1. . .160B-G，其中所述匹配网络160B-0、160B-1. . .160B-G 中的每个提供RF输出。
[0031 ]图1C示出了基带DSP、HS DSP、以及输出设备作为通过多个TX频带组的匹配网络的 每个传输路径共用的？￡，所述多个1乂频带组分别为频率范围&,3~以^以3~以^.』(^~ fc,b的组0、组1…组G，其中输出设备可以为DAC、DPA、或DDA中的一个或多个。将用于发送的 数据输入到基带DSP 105C，该基带DSP 105C提供数据到驱动输出RFD AC/DPA/DDA 150C的 HS DSP 110QHS DSP 110C能够如这里所教导的那样构成。能够将来自输出RFD AC/DPA/ DDA 150C的输出输入到匹配网络160C-0、160C-1. . .160C-G中的每一个，所述匹配网络 160C-0、160C-1. ? .160C-G中的每一个提供RF输出。
[0032] 为了满足多模式多频带(MMMB:multiple mode multiple band)发送机的多个频 带要求，能够将TX路径分组为分段的频带组。每个频带组覆盖一个频率范围，其可以被优化 到用于覆盖的频率范围的输出匹配网络(包括电容调谐器、巴伦(balun)、以及匹配网络）。 为了减少块之间的连接寄生，能够为频带组〇、1、…、G中的每个频带组分开基带DSP和HS DSP FE，如图1A所示。使用操作在更高频率时钟的HS DSP和输出设备，与基带DSP相比，能够 仅仅分开HS DSP和输出设备并且共享基带DSP，如图1B所示。通过这样做，能够节省布局面 积并且节省电流消耗。为了进一步减少布局面积和电流消耗，能够共享相同的基带DSP、相 同的HS DSP、以及相同的输出设备，如图1C所示。这里教导的HS DSP的任意示例可以用在那 些所有的用于基本上全数字发送机设计的三个结构中。
[0033] 为了减少毛刺能量，将温度计码用于RF DAC/DPA/DDA。然而，温度计编码比特宽度 将比相同值的二进制码的大得多。例如，温度计码格式中的15比特二进制数据具有2 15-1 = 32727的比特宽度。在高频数字电路中操作这样大量的比特通常是不可能的。电流消耗同样 不允许。为了同时拥有合理的比特宽度数据和更小的毛刺能量，能够将混合温度计/二进制 码用于HS D