反向散射调制数据的数字解码的制作方法
【专利摘要】本发明涉及反向散射调制数据的数字解码。一种数字二进制幅移键控(BASK)解码器和编码器以及解码被编码的BASK调制信号的方法，其中该方法采样处理版本的调制信号的峰振幅值，以提供被数字化以形成数字化值的采样值。以基于对应于所述数字化值的峰振幅值被采样的次序的顺序次序来存储所述数字化值。使用所述数字化值的顺序次序来滤波该数字化值，以提供滤波调制数字信号。在数据比特持续时间内识别所述第一滤波调制数字信号的转换，然后选择性地生成所述解码解调的二进制数字流。
【专利说明】
反向散射调制数据的数字解码
技术领域
[0001] 本发明通常涉及无线充电，尤其是反向散射调制数据的数字解调及此类数据的解 码。
【背景技术】
[0002] 结合二进制幅移键控（BASK) (binary amplitude shift keying)调制使用的反向 散射是一种用于在相对短的距离间传递数据的简单而性价比高的方法。这种方法依赖于初 级及次级线圈的感应親合，所述次级线圈中的电流被BASK调制。该调制的电流影响所述初 级线圈上的负载，且因而跨所述初级线圈生成BASK调制信号。
[0003] 通常由模拟技术（例如包络检测和包络振幅比较后处理）来执行BASK调制差分 双相编码数据的解调与解码。这些技术是硬件密集的，且操作期间线圈间的感应耦合强度 可能变化，这会影响解码精度。而且，可能将噪声引入一个或两个线圈，这会影响信号振幅 电平，从而造成不易被模拟解调及解码技术识别的潜在错误。因此，在解码BASK调制数据 时解决这些缺陷是有益的。
【附图说明】
[0004] 参见优选实施例的下列描述及附图，可以最好地理解本发明及其目标和优点。
[0005] 图1为根据本发明优选实施例的感应充电站和相关联的感应耦合可充电单元的 框图。
[0006] 图2为根据本发明优选实施例的构成图1的感应充电站一部分的BASK解调器及 解码器的示意框图。
[0007] 图3为根据本发明优选实施例的构成图2的解调器及解码器的一部分的偏置及滤 波预处理模块的示意电路图。
[0008] 图4为表示差分双相编码BASK调制信号的波形图。
[0009] 图5为表示作为预处理版本的差分双相编码BASK调制信号的缩放的、滤波的、偏 置的信号的波形的波形图。
[0010] 图6A为根据本发明优选实施例的由图2的解调器所创建的第一滤波调制数字信 号的示例图。
[0011] 图6B为根据本发明优选实施例的由图2的解调器所生成的第二滤波调制数字信 号的示例图。
[0012] 图7为示出以现有技术的差分双相编码格式编码的数据示例的波形图。
[0013] 图8为示出以另一现有技术的差分双相编码格式编码的数据示例的波形图。
[0014] 图9为根据本发明优选实施例的用于解码BASK调制信号的方法的流程图。
【具体实施方式】
[0015] 下面结合附图阐述的详细描述旨在作为对本发明当前的优选实施例的描述，而不 旨在表示可以实践本发明的唯一形式。要理解可以由旨在涵盖于本发明的精神及范围内的 不同实施例实现相同或等同功能。在附图中，始终使用类似的标记来指示类似的元件。进 而，词语"包含"、"包含有"或其任意其它变体旨在涵盖非排他性包含，使得包含一系列元件 或步骤的模块、电路、设备组件、结构及方法步骤不仅仅包含那些元件，还可以包含未特别 列出的其它元件或步骤或此类模块、电路、设备组件或步骤所固有的其它元件或步骤。"包 含"后跟的元件未排除存在包含该元件的附加的相同元件，并无更多的约束。
[0016] 在一个实施例中，本发明提供了一种BASK解调器及解码器，其用于根据由载波频 率调制的二进制幅移键控调制（binary amplitude shift keying modulated)信号生成多 个解码解调的二进制数据流。所述解调器及解码器包括具有模拟信号采样输入、采样时钟 输入和数字数据输出的模数转换器（ADC)。所述ADC采样在所述模拟信号采样输入处提供 的处理版本的调制信号，并在所述数字数据输出处提供其数字化值。操作时，在所述采样时 钟输入处提供处于载波信号处的时钟信号，以使采样与载波信号同步。理想地，经同步的采 样与所述处理版本的调制信号的峰振幅值的出现同时发生。还有具有耦接到所述数字数据 输出的缓冲器输入和缓冲器输出的缓冲器。操作时，所述缓冲器以基于对应于所述数字化 值的峰振幅值被采样的次序的顺序次序，来存储所述数字化值。数字滤波器具有耦接到所 述缓冲器输出的滤波器输入和滤波器输出。所述数字滤波器被编程为使用所述缓冲器中存 储的数字化值的顺序来处理缓冲器中存储的数字化值，以在所述滤波器输出提供至少第一 滤波调制数字信号。所述解调器及解码器还包括具有生成器输出和耦接到所述滤波器输出 的生成器输入的数据生成器。所述数据生成器配置为识别在所述生成器输入处接收的第一 滤波调制数字信号的转换（transition)，并基于所述转换，在生成器输出处生成所述多个 解码解调的二进制数据流的至少一个。
[0017] 在另一实施例中，本发明提供了一种用于解调二进制幅移键控调制信号的方法。 该方法包括采样处理版本的调制信号的峰振幅值以提供采样值，且数字化所述采样值以提 供所述处理版本的调制信号的数字化值。以基于对应于所述数字化值的峰振幅值被采样的 次序的顺序次序，来存储所述数字化值。该方法还包括使用所述数字化值的顺序次序来滤 波该数字化值以提供至少第一滤波调制数字信号，且然后识别所述第一滤波调制数字信号 的转换。该方法然后基于所述识别，生成多个解码解调的二进制数据流的至少一个。
[0018] 参见图1，显示了根据本发明优选实施例的包括感应充电站102及相关联的感应 耦合可充电单元104的系统100的框图。所述感应充电站102具有输出耦接到压控振荡器 (VC0) 108、驱动器110和合并的解调器及解码器112的控制器106。
[0019] 在这个实施例中，VC0 108具有输出，该输出提供正弦载波信号CS给驱动器110 的输入。所述正弦信号CS具有载波频率FC，通常从ΙΙΟΚΗζ至205KHZ，这取决于从控制器 106发送到VC0 108的控制信号。控制器106包括耦接到解调器及解码器112的输出端口 OUT的一条或多条输入信道，且控制器106具有耦接到解调器及解码器112的输入的输出 线。驱动器110包括输出端子耦接到初级线圈L1的功率放大器电路，该初级线圈L1还耦 接到解调器及解码器112的模拟信号输入ASI。
[0020] 可充电单元104具有次级线圈L2,所述次级线圈L2可以被定位成感应耦合到初级 线圈L1。串联连接的电容器C1和C2跨次级线圈L2的输出端子耦接。还有串联耦接的晶 体管TR1和电容器C3跨电容器C2连接。而且，跨电容器C2连接的是包括四个二极管D1、 D2、D3和D4的桥式整流器电路116。桥式整流器116的输出耦接到负载模决118,且平滑 电容器C4跨桥式整流器电路116的输出耦接。可充电单元104还具有耦接到负载模决118 的处理器120,且处理器120的输出耦接到晶体管TR1的栅极。
[0021] 负载模块118包括可充电电池，该可充电电池的状态由处理器120监控。操作时， 当初级及次级线圈Ll、L2紧邻并感应耦合在一起时，驱动器110可以以载波频率（可以在 ΙΙΟΚΗζ至205KHZ间变化）给初级线圈L1提供电力（power)。由于次级线圈L2感应耦合到 初级线圈，在次级线圈L2的输出端子处感应出电压，该电压提供充电电流给负载模决118。 该充电电流由桥式整流器电路116整流，并由平滑电容器C4平滑。
[0022] 系统100使用反向散射BASK调制技术来允许可充电单元104与充电站102通信， 以通常至少提供负载模块118的当前电池充电状态和适当的充电分布（profile)。该反向 散射BASK调制技术由处理器120实现，处理器120发送表示数据DA的脉冲控制信号PCS 到晶体管TR1的栅极，以选择性地跨电容器C2连接和断开电容器C3。将数据DA编码为差 分双相编码符号，如时本领域技术人员来说是明显的。
[0023] 跨电容器C2选择性地连接和断开电容器C3影响跨次级线圈L2的输出端子的电 压。在此实施例中，脉冲控制信号PCS具有500uS的最小持续时间，该最小持续时间等于单 个数据比特持续时间DBD。跨电容器C2连接和断开电容器C3所造成的次级线圈L2上的负 载影响跨感应耦合的初级线圈L1的电压。由于这一负载，感应耦合的初级线圈L1处的电 压以取决于差分双相编码BASK调制信号MSI中的脉冲控制信号PCS所表示的数据DA的方 式来变化。该差分双相编码BASK调制信号MSI包括以载波频率FC振荡的载波信号CS，从 而提供具有500uS的单个数据比特持续时间DBD (即，差分双相编码符号持续时间）的编码 数据。
[0024] 解调器及解码器112解调并解码差分双相编码BASK调制信号MSI，以解码（复制） 编码在调制信号MSI中的数据DA，从而生成多个解码解调的二进制数据流DDBDS。响应于 从解码解调二进制数据流DDBDS接收的数据DA，控制器106然后可以发送控制信号以修改 驱动器110的输出功率。一旦负载模块118中的电池被完全充电，能将可为任意可携电池 供电设备的可充电单元104移离所述充电站，如对本领域技术人员来说是明显的。
[0025] 参见图2,显示了根据本发明优选实施例的构成感应充电站102的一部分的BASK 解调器及解码器112的框图。操作时，BASK解调器及解码器112根据由载波频率FC调制 的差分双相编码BASK调制信号MSI生成至少一个版本的解码解调的二进制数据流DDBDS。 解调器及解码器112包括处理器202,其输入耦接到控制器106的输出和压控振荡器108的 输出。解调器及解码器112还包括偏置及滤波预处理模块204,其具有预处理信号输出207 和作为模拟信号输入ASI的输入。操作时，预处理模块204滤波并以偏置电压Vbias偏置 差分双相编码BASK调制信号MSI，以提供预处理版本的差分双相编码BASK调制信号MSI。
[0026] 还有模数转换器（ADC) 206,具有耦接到偏置及滤波预处理模块204的输出207的 模拟信号采样输入208、耦接到处理器202的输出的采样时钟输入210以及数字数据输出 212。偏置及滤波预处理模块204将模拟信号采样输入208耦接到初级线圈L1，且ADC 206 配置为采样在模拟信号采样输入208处提供的处理版本的调制信号MSI。这种处理版本的 调制信号MSI由偏置及滤波预处理模块204提供，且由ADC 206数字化。这在数字数据输 出212处提供处理版本的调制信号MSI的数字化值DVAL。操作时，在采样时钟输入210处 提供处于载波信号CS的载波烦率FC的时钟信号CK，以使采样与所述载波信号同步。理想 地，这种经同步的采样与处理版本的调制信号MSI的峰振幅值的出现同时发生。会理解的 是：时钟信号CK的边缘可以从载波信号CS的峰值适当偏移，以考虑到模数转换器206的固 有延迟。
[0027] BASK解调器及解码器112包括缓冲器模块214,其具有耦接到数字数据输出212 的缓冲器输入216,缓冲器输出218和耦接到处理器202的输出的控制输入220。操作时， 缓冲器模块214以基于对应于数字化值DVAL的峰振幅值被ADC 206采样的次序的顺序次 序S0,来存储来自模数转换器206的数字化值DVAL。
[0028] 还有数字滤波器222,其具有耦接到缓冲器输出218的滤波器输入224,滤波器输 出226以及耦接到处理器202的输出的滤波器控制输入228。数字滤波器222被编程为使 用缓冲器214中存储的数字化值DVAL的顺序次序S0来处理缓冲器214中存储的数字化值 DVAL，以在滤波器输出226 ( -般为滤波器输出端口）处提供至少第一滤波调制数字信号 FFMS和第二滤波调制数字信号SFMS。
[0029] 数字滤波器222被编程为按序选择一个或多个滑动窗口，所述一个或多个滑动 窗口依照数字化值DVAL的顺序次序S0包括数字化值DVAL，并求和各窗口中的数字化值 DVAL，以提供构成第一滤波调制数字信号FFMS和第二滤波调制数字信号SFMS的滤波离散 数字值。更具体地，在一个示例中，被求和的各数字化值DVAL按顺序次序S0相邻，以提供 方程1所示的第一滤波调制数字信号FFMS。
其中y(n)为数字化值DVAL(n)之一的数字滤波值，m为可以由（FCV(l/DBD))/2确定的 窗口大小。因此，对于m个数字化值DVAL的窗口大小，那么y(0) = DVAL(0)+DVAL(1)++DV AL(2)+......+Dval(m-1) ；y(l) = DVAL (1)+DVAL (2)+DVAL (3) +......+Dval (m);以及 y (2) =DVAL (2) +DVAL (3) +DVAL (4) +......+Dval (m+1)等。
[0030] 对比而言，数字滤波器222计算两个相邻窗口间的差值，以提供方程2所示的第二 滤波调制数字信号SFMS。
其中y(n)为数字化值DVAL(n)之一的数字滤波值，m为可以由 (FCV (1 /DBD)) /2确定的窗口大小。因此，对于m个数字化值DVAL的窗口大小，那么 y(0) = (DVAL (m)+DVAL (m+1)++DVAL(m+2)+......+Dval (2m-l)) - (DVAL (0) +DVAL (1) +DVAL (2)+......+Dval (m-1));以及 y (1) = (DVAL (m+1) +DVAL (m+2) ++DVAL (m+3) +......+Dval ( 2m)) - (DVAL (1) +DVAL (2) +DVAL (3) +......+Dval (m))等。
[0031] 解调器及解码器112还包括数据生成器230,其具有耦接到控制器106的生成器 输出OUT (为解调器及解码器112的输出OUT)。数据生成器230还具有耦接到滤波器输出 226的数据生成器输入232,以及耦接到处理器202的输出的数据生成器控制输入234。数 据生成器230配置为识别生成器输入232处接收的第一滤波调制数字信号的转换TR，并基 于所述转换在生成器输出OUT处生成所述多个解码解调的二进制数据流的至少一个。
[0032] 参见图3,显示了根据本发明优选实施例的偏置及滤波预处理模决204的示意电 路图。偏置及滤波预处理模块204包括跨供电轨VCC和地轨GND耦接的两个串联连接的电 阻器R1、R2。还有跨供电轨VCC和地轨GND耦接的两个串联连接的反向偏置二极管D1、D2。 二极管D2的阳极耦接到地轨GND，且二极管D1的阴极耦接到供电轨VCC。二极管D2的阴 极和二极管D1的阳极耦接到预处理信号输出207。有跨电阻器R2和二极管D2耦接的电容 器C1。还有在模拟信号输入ASI和预处理信号输出207之间串联耦接的电阻器R3。
[0033] 电阻器R3和电容器C1具有提供低通滤波器的值，因而将高频噪声分量从在模拟 信号输入ASI处接收的信号中移除。二极管D1、D2将预处理信号输出207处信号的振幅值 限至VCC和GND的轨值。而且，电阻器R1、R2的值提供了预处理信号输出207处提供的任意 信号的偏置电压 Vbias。在此示例中，Vbias 等于（VCCV(R1+R2) * R2) = VCCV(7. 5K+5. 11) * 5· 11K = 0· 41 * VCC〇
[0034] 参见图4,示出了表示差分双相编码BASK调制信号MSI的波形图。该差分双相编 码BASK调制信号MSI由在载波频率FC(110KHz至205KHZ)处振荡的载波信号CS形成，是 具有500uS的单个数据比特持续时间DBD (符号周期）的振幅调制二进制数据DA。所述载 波信号CS具有周期T(T= 1/FC)，该载波信号CS是在高状态与低状态间被振幅调制的。操 作时，所述差分双相编码BASK调制信号MSI的高状态与低状态情况的实际最大振幅可能变 化，这对本领域技术人员来说是明显的。这是因为线圈LI、L2间的感应耦合强度可能变化， 并且噪声可能被引入线圈L1、L2中。
[0035] 参见图5，示出了表示缩放的、滤波的、偏置的信号的波形图，该缩放的、滤波的、偏 置的信号是在预处理信号输出207处提供的预处理版本的差分双相编码二进制幅移键控 调制信号MSI。在此示例中，DC偏置电压VBIAS为0.41 *VCC，不过还可以使用其它值。
[0036] 参见图6A，示出了根据本发明优选实施例的在滤波器输出226处提供的第一滤波 调制数字信号FFMS的示例图。该第一滤波调制数字信号FFMS的示例由各个的数字滤波值 y (η)依据数字滤波值y (η)的存储顺序次序S0形成。为了便于解释，示出了差分双相编码 数据610的脉冲群（packet)的一部分。第一滤波调制数字信号FFMS表示差分双相编码数 据610,且将用于解释的方便。差分双相编码数据610包括前导码定时脉冲和在数据比特持 续时间DBD中的符号。还示出数字滤波值y(n)的预期最小值（MIN)与最大值（MAX)中间 的中点参考值RMID。这个中点值RMID为转换TR之一。一般该中点参考值RMID等于偏置 电压Vbias。数据生成器230使用参考值RMID连同第一滤波调制数字信号FFMS来生成解 码数据。更具体地，数据生成器230创建两条信道（信道1与信道2)，从而提供多个解码解 调的二进制数据流DDBDS中的两个。
[0037] 数据生成器230配置为用第一滤波调制数字信号FFMS生成信道1，使得在数据比 特持续时间DBD开始后，在该数据比特持续时间DBD的剩余部分内仅检测到跨中点值RMID 的一个转换，数据生成器230生成该数据比特持续时间DBD的第一二进制值（例如，逻辑 0)。然而，如果在该数据比特持续时间DBD的剩余部分内检测到跨所述中点值的两个转换， 那么数据生成器230生成该数据比特持续时间DBD的相反第二二进制值（例如，逻辑1)。 然后将第一二进制值及相反第二二进制值简单地提供作为解码解调二进制数据流DDBDS 之一，其中各个二进制值具有1个数据比特持续时间DBD的周期。
[0038] 数据生成器230配置为用第一滤波调制数字信号FFMS生成信道2。数据生成器 230检测到前导码结束（半数据比特持续时间高/低转换的序列，其结束于全数据比特持续 时间DBD的低逻辑脉冲），其后将第一滤波调制数字信号FFMS的最小（MN)值和最大（MX) 值识别为转换TR。如果在数据比特持续时间DBD开始后，在该数据比特持续时间DBD的剩 余部分内仅识别一个最小（MN)转换TR或一个最大转换TR，那么数据生成器230生成数据 比特持续时间的第一二进制值（例如，逻辑〇)。然而，如果在该数据比特持续时间DBD的剩 余部分内检测到最小（MN)转换TR和最大（MX)转换TR两者，那么数据生成器230生成数 据比特持续时间DBD的相反第二二进制值（例如，逻辑1)。然后将所述第一二进制值及相 反第二二进制值简单地提供作为解码解调二进制数据流DDBDS之一，其中各个二进制值具 有1个数据比特持续时间DBD的周期。
[0039] 参见图6B，示出了根据本发明优选实施例的在滤波器输出226处提供的第二滤波 调制数字信号SFMS的示例图。再次，该第二滤波调制数字信号SFMS的示例由各个数字滤波 值y (η)依据数字滤波值y (η)的存储顺序次序S0形成。为了方便解释，再次示出了差分双 相编码数据710的脉冲群的一部分。第二滤波调制数字信号SFMS表示差分双相编码数据 710,且将用于解释的方便。在此实施例中，中点参考值RMID处于数字滤波值y (η)的预期 最小（MIN)值及最大（MAX)值的中间。再次，该中点参考值RMID-般等于偏置电压Vbias。 数据生成器230使用参考值RMID连同第二滤波调制数字信号SFMS生成解码数据。更具体 地，数据生成器230创建了另外两个信道（信道3和信道4)，从而提供多个解码解调的二进 制数据流DDBDS中的两个。
[0040] 数据生成器230配置为用第二滤波调制数字信号SFMS生成信道3,使得当在数 据比特持续时间DBD开始后，在该数据比特持续时间DBD的剩余部分内仅检测到跨中点值 RMID的一个转换时，数据生成器230生成该数据比特持续时间DBD的第一二进制值（例如， 逻辑〇)。然而，如果在该数据比特持续时间DBD的剩余部分内检测到跨中点值RMID的两 个转换，那么数据生成器230生成该数据比特持续时间DBD的相反第二二进制值（例如，逻 辑1)。然后，将第一二进制值及相反第二二进制值简单地提供作为解码解调二进制数据流 DDBDS之一，其中各二进制值具有1个数据比特持续时间DBD的周期。
[0041] 数据生成器230被配置为用第二滤波调制数字信号SFMS生成信道4。数据生成 器230检测到前导码（半数据比特持续时间高/低转换的序列，其结束于全数据比特持续 时间DBD的低逻辑脉冲）结束，其后将第二滤波调制数字信号SFMS的最小（MN)值及最大 (MX)值识别为转换TR。如果在数据比特持续时间DBD开始后，在该数据比特持续时间DBD 的剩余部分内仅识别一个最小（MN)转换TR或一个最大（MX)转换TR，那么数据生成器230 生成数据比特持续时间DBD的第一二进制值（例如，逻辑0)。然而，如果在该数据比特持续 时间DBD的剩余部分内检测到最小（MN)转换TR及最大（MX)转换TR两者，那么数据生成 器230生成该数据比特持续时间的相反第二二进制值（例如，逻辑1)。然后，将第一及相反 第二二进制值简单地提供作为解码解调的二进制数据流DDBDS之一，其中各二进制值具有 1数据比特持续时间DBD的周期。
[0042] 操作时，控制器106通过使用校验和，选择性地处理在信道1至4处提供的解码二 进制解调数据DBDD的版本，以确定该数据的准确性。这种选择性的处理能够简单地按预定 义次序，使得信道1被首先选择并处理。假如控制器106在错误检查时，检测到解码版本中 的错误，然后选择信道4并再次执行错误检查。如果再次检测到错误，接下来可以选择信道 2或3。
[0043] 参见图7,显示的波形图示出了由解调器及解码器112处理的以现有技术的差分 双相编码格式700编码的数据。编码格式700包括编码序列数据比特，该编码序列数据比 特具有由二进制逻辑状态转换710所界定的预定义各个数据比特持续时间（BIT持续时间）
[0044] 编码格式700中有两个编码逻辑值，其中将具有连续的0或1二进制逻辑状态的 各个数据比特持续时间编码为逻辑值为0的第一逻辑值（BIT = 0)。相反，将具有0和1两 者的多于一个二进制逻辑状态的各个数据比特持续时间编码为逻辑值为1的第二逻辑值 (BIT = 1)。因此，具有多于一个二进制逻辑状态的数据比特持续时间在逻辑状态1花费 50 %的比特持续时间，并且在逻辑状态0花费50 %的比特持续时间。
[0045] 参见图8,显示了由解调器及解码器112处理的以现有技术的差分双相编码格式 800编码的数据示例的波形图。编码格式800包括编码序列数据比特，该编码序列数据比特 具有由二进制逻辑转换810所界定的预定义各个数据比特持续时间（BIT持续时间）。
[0046] 编码格式800中有两种编码逻辑值，其中将具有连续的0或1二进制逻辑状态的 各个数据比特持续时间编码为逻辑值为1的第一逻辑值（BIT = 1)。相反，将具有0和1两 者的多于一个二进制逻辑状态的各个数据比特持续时间编码为逻辑值为〇的第二逻辑值 (BIT = 0)。因此，具有多于一个二进制逻辑值的数据比特持续时间在逻辑状态1花费50% 的比特持续时间，并且在逻辑状态0花费50%的比特持续时间。
[0047] 图9为示出用于根据本发明优选实施例的解码差分双相编码二进制幅移键控调 制信号的方法900的流程图。举个例子，将参考解调器及解码器112来说明该方法。方法 900包括预处理框910,其通过滤波以及以由模块204提供的偏置电压Vbias偏置来预处理 差分双相编码BASK调制信号MSI。在采样框920,执行采样处理版本的调制信号的峰振幅值 的过程，以在框930提供数字化的采样值，从而提供处理版本的调制信号的数字化值DVAL。 在数字数据输出212处提供这些数字化值DVAL，且在框940,缓冲器模块214以基于对应于 数字化值的峰振幅值被采样的次序的顺序次序S0,来存储所述数字化值DVAL。
[0048] 在滤波框950，数字滤波器222使用数字化值DVAL的顺序次序S0来滤波数字化值 DVAL，以提供至少第一滤波调制数字信号FFMS。所述滤波按序选择窗口，该窗口依照数字化 值DVAL的顺序次序S0包括数字化值DVAL。所述滤波求和各窗口中的数字化值DVAL，以提 供形成第一滤波调制数字信号FFMS和第二滤波调制数字信号SFMS的滤波离散数字值。被 求和的各数字化值DVAL依照顺序次序S0相邻，以提供第一滤波调制数字信号，且所述滤波 计算两个相邻窗口间的差值，以提供第二滤波调制数字信号。
[0049] 在识别框960,数据生成器230如上所述识别转换TR，并且生成框970如上所述基 于识别框960的结果，生成多个解码解调的二进制数据流DDBDS的至少一个。
[0050] 框950至970还对第二滤波调制数字信号SFMS执行操作以生成一个或多个解码 解调的二进制数据流DDBDS，这对本领域技术人员来说是明显的。
[0051] 有利的是，本发明至少减少了模拟解码器的费用和在解调及解码反向散射调制数 据中变化的信号振幅时可能发生的潜在错误。这些变化的信号振幅通常由线圈L1、L2的感 应耦合强度的变化或引入线圈Ll、L2的噪声造成。
[0052] 出于说明和描述的目的，给出了本发明优选实施例的描述，但不旨在穷举或将本 发明限于公开的形式。本领域技术人员会理解能够对上面描述的实施例进行改变，而不背 离其广泛的发明概念。因此可以理解的是，本发明不限于公开的特定实施例，但涵盖了由所 附权利要求所定义的本发明的精神及范围内的变更。
【主权项】
1. 一种二进制幅移键控（BASK)解调器和解码器，其用于根据由载波信号调制的BASK 调制信号生成多个解码解调的二进制数据流，所述解调器及解码器包括： 模数转换器（ADC)，其具有模拟信号采样输入、采样时钟输入及数字数据输出，其中所 述ADC采样在所述模拟信号采样输入处提供的处理版本的调制信号，并在所述数字数据输 出处提供其数字化值，并且其中操作时在所述采样时钟输入处提供处于所述载波信号的载 波频率处的时钟信号，以使采样与所述载波信号同步； 缓冲器，其具有耦接到所述数字数据输出的缓冲器输入以及缓冲器输出，其中操作时 所述缓冲器以基于对应于所述数字化值的峰振幅值被采样的次序的顺序次序来存储所述 数字化值； 数字滤波器，其具有耦接到所述缓冲器输出的滤波器输入以及滤波器输出，其中所述 数字滤波器被编程为使用所述缓冲器中存储的所述数字化值的顺序次序来处理所述缓冲 器中存储的所述数字化值，以在所述滤波器输出处提供至少第一滤波调制数字信号；以及 数据生成器，其具有生成器输出以及耦接到所述滤波器输出的生成器输入，其中所述 数据生成器识别在所述生成器输入处接收的所述第一滤波调制数字信号的转换，并且基于 所述转换在所述生成器输出处生成所述多个解码解调的二进制数据流的至少一个。2. 根据权利要求1所述的BASK解调器及解码器，进一步包括将所述模拟信号采样输入 耦接到线圈的预处理模块，其中操作时所述预处理模块滤波所述BASK调制信号并用偏置 电压偏置所述BASK调制信号，以提供其预处理的修改版本。3. 根据权利要求1所述的BASK解调器及解码器，其中用所述第一滤波调制数字信号 的预期最小值和最大值中间的中点值来识别所述转换之一，并且其中所述数据生成器配置 为使得在数据比特持续时间开始后，在所述数据比特持续时间DBD的剩余部分内仅检测到 跨所述中点值的一个转换，然后所述数据生成器生成所述数据比特持续时间的第一二进制 值。4. 根据权利要求3所述的BASK解调器及解码器，其中所述数据生成器配置为使得如果 在数据比特持续时间开始后，在所述数据比特持续时间的剩余部分内检测到跨所述中点值 的两个转换，所述数据生成器生成所述数字比特持续时间的相反第二二进制值。5. 根据权利要求4所述的BASK解调器及解码器，其中所述中点值等于所述偏置电压。6. 根据权利要求4所述的BASK解调器及解码器，其中所述数字滤波器被编程为按序选 择窗口，所述窗口依照数字滤波值的顺序次序包括所述数字滤波值，并且求和各窗口中的 所述数字滤波值以提供构成所述第一滤波调制数字信号及第二滤波调制数字信号的滤波 离散数字信号。7. 根据权利要求6所述的BASK解调器及解码器，其中被求和的各数字滤波值依照顺序 次序相邻，以提供所述第一滤波调制数字信号。8. 根据权利要求7所述的BASK解调器及解码器，其中所述数字滤波器被进一步编程为 计算两个相邻所述窗口间的差值，以提供所述第二滤波调制数字信号。9. 根据权利要求1所述的BASK解调器及解码器，其中所述转换为最小值和最大值转 换，并且所述数据生成器配置为使得如果在数据比特持续时间开始后，在所述数据比特持 续时间的剩余部分内仅检测到一个最小转换或一个最大转换，那么所述数据生成器生成所 述数字比特持续时间DBD的第一二进制值。10.根据权利要求1所述的BASK解调器及解码器，其中当在所述数据比特持续时间的 剩余部分内检测到最小转换TR和最大转换TR两者时，那么所述数据生成器生成所述数据 比特持续时间的DBD的相反第二二进制值。
【文档编号】H04L27/06GK105897638SQ201410858362
【公开日】2016年8月24日
【申请日】2014年12月22日
【发明人】陈非, 李刚
【申请人】飞思卡尔半导体公司