固态摄像装置的制造方法
【专利摘要】本发明涉及固态摄像装置。在CMOS图像传感器中，多个偏置电路分散地布置在与像素阵列的各列对应的列电路的布置区域中。各偏置电路基于输入的参考电流产生偏置电压并且将产生的偏置电压供应到布置在附近的对应的列电路10。由此，减少因列电路的接地线的IR压降造成的被摄图像的亮度不均匀。
【专利说明】固态摄像装置
[0001]相关申请的交叉引用
[0002]包括说明书、附图和摘要的、2015年2月24日提交的日本专利申请N0.2015-033701的公开的全部内容以引用方式并入本文中。
技术领域
[0003]本发明涉及固态摄像装置并且涉及对应于例如像素阵列的每列设置的列电路。
【背景技术】
[0004]固态摄像装置(也被称为图像传感器)包括多个像素布置成矩阵的像素阵列。对应于像素阵列的每列设置垂直信号线。在CMOS(互补型金属氧化物半导体)图像传感器的情况下，各像素包括至少一个光电转换元件和放大晶体管，放大晶体管根据存储在光电转换元件中的电荷将电信号输出到垂直信号线。
[0005]在CMOS图像传感器中，分别对应于像素阵列的列设置列电路。各列电路设置有电流源晶体管，用于限定流过对应的垂直信号线的电流。由电流源晶体管和各像素的放大晶体管构成源跟随器电路。偏置电压从公共偏置电路施加到各电流源晶体管的控制电极(参见例如日本未审专利申请公开N0.2012-253691)。
【发明内容】
[0006]总之，固态摄像装置设置有几百个至几千个列电路。由于这些列电路共用一条接地线，因此当将要读取像素数据时，从各个像素输出的电信号流入公共接地线中。因为由于电信号流入公共接地线中而导致在接地线中出现IR压降，所以位置靠近接地电位供应源的外围列电路和中间列电路的电路特性互不相同。因此，在被摄图像中产生亮度不均匀(所谓的“带阴影”)。
[0007]根据对说明书的描述和附图，本发明的其它主题和新颖特征将变得清楚。
[0008]在根据一个实施例的CMOS图像传感器中，多个偏置电路对应于像素阵列的各个列分散地布置在列电路的布置区域中。各偏置电路基于输入的参考电流产生偏置电压并且将产生的偏置电压供应到布置在附近的对应列电路。
[0009]根据以上提到的实施例的CMOS图像传感器，可以减少因用于列电路的接地线的IR压降造成的被摄图像的亮度不均匀。
【附图说明】
[0010]图1是示出根据第一实施例的CMOS图像传感器的构造的一个示例的框图。
[0011 ]图2是示出图1中的各像素的构造的一个示例的等效电路图。
[0012]图3是示出从图1中的像素阵列中截取的部分的一个示例的电路图。
[0013]图4是示出图1中的列电路10的更详细构造的一个示例的框图。
[0014]图5是示出列电路1和偏置电路50之间的对应关系的一个示例的电路图。
[0015]图6A是示出将电源电位VDD和接地电位GND供应到各列电路1和各偏置电路50的一个示例(也就是说，示出接地线和电源线之间和各列电路10和各偏置电路50之间的耦接关系)的示图。
[0016]图6B是示出将电源电位VDD和接地电位GND供应到各列电路1和各偏置电路50的一个示例(也就是说，示出电源线和接地线中将会出现的IR压降的一个示例)的示图。
[0017]图7是示出图1中的电流源电路80的构造的一个示例的电路图。
[O 018 ]图8 A是不出各偏置电路5 O和设置在对应列电路1中的恒流晶体管11之间親接的一个示例(也就是说，示出各个电路的电路图)的示图。
[00?9 ]图8B是不出各偏置电路50和设置在对应列电路1中的丨旦流晶体管11之间親接的一个示例(也就是说，示出图8A中的电路图中的接地线14的电位分布的一个示例)的示图。
[0020 ]图9 A是示出图8中的构造的比较例(也就是说，示出电路图)的示图。
[0021 ]图9B是示出图8中的构造的比较例(也就是说，示出图9A中的电路图中的接地线14的电位分布的一个不例)的不图。
[0022]图10是示出图4中的PGA12的构造的一个示例的电路图。
[0023]图11是示出图10中的运算放大器20的构造的一个示例的电路图。
[0024]图12是示出产生将供应到图11中的PGA12的偏置电压Vbll至Vbl4的电路的构造的一个示例的示图。
[0025]图13是示出图4中的ADC13的构造的一个示例的电路图。
[0026]图14是示出图13中的ADC13的操作的一个示例的时序图。
[0027]图15是示出图13中的运算放大器30的构造的一个示例的电路图。
[0028]图16是示出根据第二实施例的CMOS图像传感器中的偏置电路50的构造的一个示例的电路图。
[0029]图17是示出根据第三实施例的CMOS图像传感器的电流源电路80和偏置电路50的构造的一个示例的电路图。
[0030]图18是示出根据第四实施例的CMOS图像传感器的构造的一个示例的框图。
【具体实施方式】
[0031]下面，将参照附图详细描述本发明的优选实施例。另外，为相同或对应的部件分配相同的参考标号并且省略对其的重复描述。
[0032]〈第一实施例〉
[0033][图像传感器的构造]
[0034]图1是示出根据第一实施例的CMOS图像传感器的构造的一个示例的框图。CMOS图像传感器100包括像素阵列101、垂直扫描单元102、列电路10 [0]至10 [N]、水平扫描单元103、逻辑单元104、输入/输出单元105、偏置电路50[0]至50[L]、电流源电路80等。
[0035]当参照图1时，像素阵列101包括布置成矩阵的多个像素PX。具体地讲，像素阵列101包括M+1行和N+1列。因此，总共排列(M+1)X(N+1)个像素PX。例如，在清晰度是全HD(全高清)的情况下，M+1行有1080个像素PX，N+1列有1920个像素。
[0036]另外，在下面的描述中，第O行和第O列的像素将被表达为ΡΧ[0，0]，第i行和第j列的像素将被表达为PX[i，j]，第M行和第N列的像素将被表达为PX[M，N]。像素阵列101的行方向将被称为X方向或水平方向，像素阵列1I的列方向将被称为Y方向或垂直方向。
[0037]图2是示出图1中的各像素的构造的一个示例的等效电路图。当参照图2时，各像素PX包括:光电二极管(光电转换元件)3，其将光学信号转换成电信号;转移晶体管2，其将光电二极管3产生的电信号转移到浮动扩散放大器7;复位晶体管I，其将浮动扩散放大器7的电压电平复位成预定电压电平(电源电位VDD电平)；等等。各像素PX还包括:放大晶体管4，其按源跟随器模式转移浮动扩散放大器7上的电信号;选择晶体管5，其将从放大晶体管4转移的电信号转移到垂直信号线9上;等等。在CMOS图像传感器的情况下，晶体管1、2、4和5中的每个由NMOS (N沟道MOS)晶体管构成。
[0038]图3是示出从图1中的像素阵列中截取的部分的构造的一个示例的电路图。在图3中，示出16个像素PX，这16个像素布置成范围从第P行到第p+3行的行和范围从第q列到第q+3列的列。如图3中所示，分别对应于像素阵列的各行设置水平信号线TX、RX和SL并且对应于像素阵列的各列设置垂直信号线9。设置在同一行的各个像素PX的转移晶体管2的栅极耦接到在行方向上延伸的对应水平信号线TX。设置在同一行的各个像素PX的复位晶体管I的栅极耦接到在行方向上延伸的对应水平信号线RX。设置在同一行的各个像素PX的选择晶体管5的栅极耦接到在行方向上延伸的对应水平信号线SL。设置在同一列的各个像素PX的选择晶体管5的源极耦接到在列方向上延伸的对应垂直信号线9。
[0039]逐行顺序地执行读取存储在各个像素PX的光电二极管中的数据。例如，当将要读取第P行的各个像素PX的数据时，首先，在水平信号线TX[p]的电压处于低(L)电平(也就是说，转移晶体管2处于截止状态)的状态下，水平信号线SL[p]的电压被设置成高(H)电平(也就是说，选择晶体管5导通)。另外，通过将水平信号线RX[p]的电压设置成H电平(也就是说，复位晶体管I导通)，将浮动扩散放大器7中的电荷复位。
[0040]接下来，将水平信号线RX[p]的电压设置成L电平(也就是说，复位晶体管I截止)并且经由垂直信号线9读取在此时得到的浮动扩散放大器7的电位(暗信号)。
[0041]接下来，通过将水平信号线TX[p]的电压设置成H电平(也就是说，使转移晶体管2导通)，按照光学信号将存储在光电二极管3中的电荷转移到浮动扩散放大器7。然后，经由垂直信号线9读取在此时得到的浮动扩散放大器7的电位(亮信号)。
[0042]另外，尽管在图2和图3中的不例中，一个像素PX设置有一个光电二极管3和一个转移晶体管2，但各像素PX设置有多个光电二极管3和多个转移晶体管2的构造也是可能的。
[0043]当再次参照图1时，垂直扫描单元102在垂直方向(Y方向)上扫描像素ΡΧ。具体地讲，垂直扫描单元102控制参照图2和图3描述的水平信号线TX、RX和SL的电压。
[0044]N+1个列电路10[0]至10[N](当将要总体参照这些列电路时或者当将要参照这些列电路中不特定的一个时，被表达为列电路10)分别对应于像素阵列101的列加以设置。各列电路10与对应列的垂直信号线9耦接并且获取从对应列中的像素PX输出的电信号(暗信号和亮信号)。各列电路10放大获取的电信号并且对放大后的电信号执行AD(模-数)转换。在图1中的示例的情况下，列电路10[0]至10[N]沿着像素阵列101的下侧排列在行方向(X方向)上。
[0045]水平扫描单元103在水平方向(X方向)上并行地转移分别从列电路10[0]至10[N]输出的N+1个数字信号。
[0046]逻辑单元104按照从外部给出的命令，控制整个CMOS图像传感器100(也就是说，垂直扫描单元102、列电路10、水平扫描单元103等)的操作。
[0047]输入/输出单元105通过并行至串行转换将从水平扫描单元103转移的N+1个数字信号转换成串行信号，然后将串行信号输出到CMOS图像传感器100的外部。输入/输出单元105还从外部接收命令等。
[0048]偏置电路50[0]至50[L]中的每个是用于向列电路10[0]至10[N]供应偏置电压的电路(在图1中的示例中，为了有助于图示，给偏置电路50[0]至50[L]加上阴影)。各偏置电路50基于输入各偏置电路50的参考电流Iref，产生多种类型的偏置电压。然后，各偏置电路50对应于列电路10[0]至10[N]中的一些列电路加以设置并且将如此产生的多种类型的偏置电压供应到对应的列电路。电流源电路80产生将供应到各偏置电路50的参考电流。
[0049]例如，在CMOS图像传感器的清晰度是全HD的情况下，对应于数量总计为N+1=大约1920的列电路10[0]至10[ 1919]设置数量总计为L+1 =大约5至大约20的偏置电路50。在这种情况下，对应于各偏置电路50设置大约100至大约400个列电路10。在典型示例中，偏置电路50分散地布置在列电路1的阵列中，如图1中所不。
[0050][列电路的细节]
[0051 ]图4是示出图1中的列电路10的更详细构造的一个示例的框图。在图4中的示例中，将对应于列电路1的偏置电路50与电流源电路80—起示出。
[0052]各列电路10包括用作恒流源的匪OS晶体管11(下文中，也被称为恒流晶体管11)、可编程增益放大器(PGA)12、AD转换器(ADC:模数转换器)13等。恒流晶体管11耦接在对应的垂直信号线9和用于提供接地电位GND的接地节点之间IGA 12放大从对应列中的各像素PX输出的电信号。AD转换器13将由PGA放大的电信号转换成数字信号Dq。
[0053]偏置电路50接收由电流源电路80产生的参考电流Iref并且基于参考电流Iref产生偏置电压Vb1、Vb2和Vb3。偏置电压VbI被供应到恒流晶体管11的栅极。在PGA 12中使用多个偏置电压Vb2并且在ADC 13中使用多个偏置电压Vb3。另外，PGA 12,ADC 13和偏置电路50通过接收在它们之间公共使用的电源电位VDD和接地电位GND进行操作。
[0054]图5是示出列电路10和偏置电路50之间的对应关系的一个示例的示图。当参照图5时，列电路10[0]至10[N]被划分成L+1组16[0]至16[L]。各组16包括多个列电路10。偏置电路50[0]至50[L]分别对应于组16[0]至16[L]加以设置并且偏置电压被从对应的偏置电路50供应到各对应组16中包括的列电路。
[0055]例如，在图5中的示例的情况下，以阵列次序编号的第O列电路10[0]至第5列电路10[5]属于第O组16[0]。偏置电压Vbl从偏置电路50[0]供应到组16[0]中的各个列电路10。偏置电路50[0]布置在列电路10[3]和列电路10[4]之间。
[0056]同样地，以阵列次序编号的第6列电路10[6]、第7列电路10[7]和第8列电路10[8]属于第I组16 [ I ]。偏置电压Vb I从偏置电路50 [ I ]供应到组16 [ I ]中的各个列电路1。偏置电路50[1]布置在列电路10[7]和列电路10[8]之间。
[0057]以这种方式，在图5中的示例的情况中，各偏置电路50布置在对应组16中包括的多个列电路10的阵列中的两个相邻列电路10之间。尽管在图5中未示出，但作为替代，各偏置电路50可布置在对应组16中包括的多个列电路10的阵列的末端侧。换句话讲，各偏置电路50与属于对应组16的列电路的任一个相邻地加以设置。
[0058]另外，为了确保偏置电路有布置空间，期望可使列电路10的宽度(行方向上的长度)WO比像素阵列的各列的宽度Wl(也就是说，像素的行方向节距)窄。
[0059][IR 压降]
[0060]图6A是示出将电源电位VDD和接地电位GND供应到各列电路1和各偏置电路50的一个示例(也就是说，示出接地线14和电源线15之间和各列电路10和各偏置电路50之间的耦接关系)的示图。图6B是示出将电源电位VDD和接地电位GND供应到各列电路1和各偏置电路50的一个示例(也就是说，示出电源线15和接地线14中将会出现的IR压降的一个示例)的示图。另外，电源电位VDD和接地电位GND通常也被称为标准电位VDD和GND，电源线15和接地线14通常也被称为标准电位线15和14。
[0061 ] 如图6A中所示，列电路10[0]至10[N]和偏置电路50[0]至50[L]与分别在像素阵列的行方向上延伸的公共接地线14和公共电源线15耦接。接地线14的两端与提供接地电位G ND的接地节点耦接并且电源线15的两端与提供电源电位VD D的电源节点耦接。
[0062]如已经描述的，各列电路10与对应垂直信号线耦接，从而当读取像素信号时，信号电流流入各列电路10中。因此，在接地线14和电源线15中出现IR压降。具体地讲，如图6B中所示，围绕接地线14的中心，使电位比接地线14两端的接地电位GND高AV。围绕电源线15的中心，使电位比电源线两端的电源电位VDD低Δ V。
[0063]在根据本实施例的CMOS图像传感器100中，为了抑制这种IR压降的影响，偏置电路50[0]至50[L]分散地设置在列电路10[0]至10[N]的布置区域中。更具体地讲，各偏置电路50和接地线14之间的耦接点的位置与属于对应组16的列电路1中的任一个和接地线14之间的耦接点相邻。换句话讲，各偏置电路50和接地线14之间的耦接点位于属于对应组16的多个列电路10和接地线14之间的多个耦接点中的任两个耦接点之间或者其位置与多个列电路1和接地线14之间的多个耦接点的集合的两端中的每个相邻。
[0064]同样地，各偏置电路50和电源线15之间的耦接点的位置与属于对应组16的列电路10中的任一个和电源线15之间的耦接点相邻。换句话讲，各偏置电路50和电源线15之间的耦接点位于属于对应组16的多个列电路10和电源线15之间的多个耦接点中的任两个耦接点之间或者其位置与多个列电路10和电源线15之间的多个耦接点的集合的两端中的每个相邻。
[0065]下面，将以各列电路10中设置的恒流晶体管11的栅极-源极电压的误差为例，更详细地描述IR压降的缺点和对抗IR压降的措施。首先，将描述用于产生作为产生偏置电压基础的参考电流Ir ef的图1中的电流源电路80的构造。
[0066]图7是示出图1中的电流源电路80的构造的一个示例的电路图。当参照图7时，电流源电路80包括带隙参考(BGR)电路81、比较器82、PM0S(P沟道M0S)晶体管83和84[0]至84[L]、电阻元件85和86等。
[0067]带隙参考电路81产生恒定参考电压Vref (—般，大约1.25V)，参考电压Vref几乎不取决于电源电位VDD的波动和温度波动。产生的参考电压Vref输入比较器82的反相输入端(负输入端)οPMOS晶体管83和电阻元件85和86串联耦接在电源节点(电源电位VDD)和接地节点(接地电位GND)之间。期望使用诸如(例如)多晶硅等电阻值几乎不取决于温度的材料作为电阻元件85和86的材料。电阻元件85和86之间的耦接节点87耦接到比较器82的非反相输入端(正输入端)。耦接节点87的电位被反馈回比较器82，从而几乎不取决于电源电位VDD的波动和温度波动的恒定参考电流Iref流入PMOS晶体管83。
[0068]PMOS晶体管84[0]至84[L]与PMOS晶体管83—起构成电流镜(或电流镜电路)。由此，根据镜比率的电流流入PMOS晶体管84[0]至84[L]中的每个中。由于在图7中的示例中镜比率被设置成I，因此参考电流Iref流入PMOS晶体管84[0]至84[L]中的每个中。参考电流Iref从PMOS晶体管84[0]至84[L]中的每个供应到偏置电路50[0]至50[L]中的每个。
[O O69 ]图8 A是不出各偏置电路5 O和设置在对应列电路1中的恒流晶体管11之间親接的一个示例(也就是说，示出它们的电路图)的示图。图8B是示出各偏置电路50和设置在对应列电路10中的恒流晶体管11之间耦接的一个示例(也就是说，示出图8A中的电路图中的接地线14的电位分布的一个示例)的示图。
[0070]当参照图8A时，偏置电路50 [ O ]至50 [ L ]中的每个包括NMOS晶体管51 [ O ]至51 [ L ]中的每个。NMOS晶体管51 [O]至51 [L]中的每个的源极与接地线14耦接。NMOS晶体管51 [O]至51[L ]中的每个的漏极与参照图7描述的电流源电路80的PMOS晶体管84 [ O ]至84 [ L]中的每个的漏极耦接。由此，参考电流Ir ef流入各偏置电路50中的NMOS晶体管51中。
[0071]各NMOS晶体管51的栅极耦接到它本身的漏极并且耦接到对应组16中包括的各恒流晶体管11的栅极。也就是说，各偏置电路50中设置的PMOS晶体管51与对应组16中的各恒流晶体管11 一起构成电流镜。例如，偏置电路50[r]中设置的匪OS晶体管51[r](其中，O Sr<L)与属于对应组16[r]的列电路10[q]和10[q+l]的恒流晶体管ll[q]和ll[q+l] —起构成电流镜电路(其中，0 < q且q+Ι < N)。
[0072I图9A是示出图8中的构造的比较例(也就是说，示出电路图)的示图。图9B是示出图8中的构造的比较例(也就是说，示出图9A中的电路图中的接地线14的电位分布的一个示例)的示图。
[0073]在图9A中的比较例中，只设置一个偏置电路50 [ O ]。偏置电路50 [ O ]中设置的匪OS晶体管51[0]的源极耦接到接地线14的一端。也就是说，偏置电路50[0]设置在列电路10[0]至1 [ N ]的阵列的末端侧。匪OS晶体管51 [ O ]的漏极与参照图7描述的电流源电路80的PMOS晶体管84[0]的漏极耦接。由此，参考电流Iref流入偏置电路50[0]中设置的匪OS晶体管51[O]中。
[0074]偏置电路50[0]中设置的匪OS晶体管51 [O]与匪OS晶体管11 [O]至11 [N] —起构成电流镜。由此，当镜比率是I时，预期参考电流Ir ef还将流入NMOS晶体管11 [ O ]至11 [ N]中。然而，实际上并不是发生这种情形。这样的原因是，由于因如图9B中所示的电阻器Rl在接地线14中出现IR压降，因此各恒流晶体管11的栅极-源极电压没有变得等于NMOS晶体管51的栅极-源极电压。具体地讲，围绕列电路10的阵列的中心，恒流晶体管11的栅极-源极电压减小达与接地线14的升压量△ V对应的量。因此，流入恒流晶体管11中的电流减小并且在CMOS图像传感器中产生亮度不均匀(也就是说，带阴影)。
[0075]另外，在本实施例的情况下，如图SB中所示，在接地线14中产生因IR压降造成的电位分布。这点与图9中的比较例的情况相同。然而，如图8A中所示，偏置电路50[0]至50[L]分散地布置在列电路10[0]至10[L]的布置区域中。也就是说，属于各组16的列电路10设置在相当靠近对应偏置电路50的位置。因此，各列电路1中的各列电路1的NMOS晶体管11的栅极-源极电压和对应偏置电路50中的NMOS晶体管51的栅极-源极电压之差小于图9中的比较例的电压差。因此，从电流源电流80施加到各偏置电路50的参考电流Ir ef被电流镜几乎准确地复制到对应的列电路10，从而变得可以改进流入各列电路10中的恒流晶体管11中的电流的均匀性。
[0076]另外，图8和图9中的电流镜电路可由串叠电流镜构成并且可由低电压串叠电流镜构成。
[0077][PGA和偏置电压供应的构造示例]
[0078]偏置电路50中的每个还产生将供应到对应列电路10中的PGA 12的偏置电压。由此，可以减小读取电流的位置依赖性并且还可以减小PGA 12的电路特征的位置依赖性。下面，将参照附图具体进行描述。
[0079]图10是示出图4中的PGA 12的构造的一个示例的电路图。当参照图10时，PGA 12包括输入电容22、反馈电容23、运算放大器20等。
[0080]参考电压源24耦接到运算放大器20的正输入端21。输入电容22的一端与对应的垂直信号线9耦接并且输入电容22的另一端与运算放大器20的负输入端21b耦接。反馈电容23親接在运算放大器20的负输入端21b和输出端21 c之间。
[0081]按照输入电容22的值与反馈电容23的值之比，确定运算放大器20的增益。从像素PX施加到输入电容22的一端的输出信号被运算放大器20放大，然后输出到ADC 13。在图10中的示例的情况下，通过改变反馈电容23的值，执行运算放大器20的增益调节。作为替代，可改变输入电容22的值。
[0082 ]图11是示出图10中的运算放大器20的构造的一个示例的电路图。图11中的电路属于被称为套筒式运算放大器的类型。
[0083]当参照图11时，运算放大器20包括PMOS晶体管PMl至PM4、NMOS晶体管NMl至NM6等。PMOS晶体管PMl和PM2和匪OS晶体管匪I和匪2以这种次序串联耦接在电源节点(电源电位VDD)和节点ND3之间。同样地，PMOS晶体管PM3和PM4和NMOS晶体管匪3和NM4以这种次序串联耦接在电源节点(电源电位VDD)和节点ND3之间并且与晶体管PMl、PM2、匪I和匪2整体并联耦接。NMOS晶体管NM5和NM6串联耦接在节点ND3和接地节点(接地电位GND)之间。
[0084]偏置电压Vbl2和Vbl I被分别供应到NMOS晶体管匪5和匪6的栅极，从而NMOS晶体管匪5和NM6像恒流源一样操作。
[0085]匪OS晶体管匪2和匪4用作输入晶体管对(成对的差分晶体管)。也就是说，匪OS晶体管匪2的栅极对应于正输入端21a并且NMOS晶体管NM4的栅极对应于负输入端21b。偏置电压Vb 13被供应到匪OS晶体管匪I和匪3的栅极。由此，NMOS晶体管匪I至NM4构成串叠的差分放大电路。
[0086]偏置电压Vbl4被供应到PMOS晶体管PM2和PM4的栅极并且PMOS晶体管PMl和PM3的栅极耦接到PMOS晶体管PM2的漏极(节点21d)。由此，PMOS晶体管PMl至PM4构成低电压串叠电流镜并且用作串叠差分放大电路的负载晶体管。PMOS晶体管PM4的漏极对应于输出端21c0
[0087]图12是示出产生将供应到图11中的PGA12的偏置电压Vbll至Vbl4的电路的构造的一个示例的示图。在各偏置电路50中设置图12中的电路。当参照图12时，偏置电路50包括PMOS晶体管PMll至PM18、NM0S晶体管NMll至NM25等。
[0088]匪OS晶体管匪11、匪12、匪15和匪17与流入来自电流源电路80的参考电流Iref的二极管耦接的NMOS晶体管51—起构成电流镜。NMOS晶体管51的栅极电压被输出作为偏置电压VblI。
[0089]PMOS晶体管PMll是二极管耦接的并且与匪OS晶体管匪11串联耦接。PMOS晶体管PM12至PM14与PMOS晶体管PMll—起构成电流镜。
[0090]PMOS晶体管PM13和NMOS晶体管匪18至匪21串联耦接在电源节点(电源电位VDD)和接地节点(接地电位GND)之间。NMOS晶体管匪18至匪21的栅极与NMOS晶体管匪18的漏极(节点ND 14)耦接。由此，WOS晶体管匪18至匪21用作负载晶体管，参考电流Iref或与参考电流Iref成比例的电流流入负载晶体管匪18至匪21中，由此在节点ND4产生的电压被输出作为偏置电压Vbl2。
[0091 ] 匪OS晶体管匪13至匪15串联耦接在电源节点(电源电位VDD)和接地节点(接地电位GND)之间。参考电压Vrl被施加到匪OS晶体管匪13的栅极，由此匪OS晶体管匪13用作根据参考电压Vr I流出电流的电流源。偏置电压Vb 12被施加到NMOS晶体管NMl 4的栅极。
[0092 ] PMOS晶体管PMl 4和NMOS晶体管匪22至匪2 5串联耦接在电源节点(电源电位VDD)和WOS晶体管匪13的源极(节点ND5)之间。匪OS晶体管匪22至匪25的栅极耦接到匪OS晶体管匪22的漏极(节点NDehWOS晶体管匪18至匪21用作负载晶体管，在节点ND6产生的电压被输出作为偏置电压Vbl 3。
[0093]PMOS晶体管PM15至PM18和匪OS晶体管匪16和匪17串联耦接在电源节点(电源电位VDD)和接地节点(接地电位GND)之间。偏置电压Vb 12被施加到NMOS晶体管匪16的栅极。PMOS晶体管PM15至PM18的栅极与PMOS晶体管PM18的漏极(节点ND7)耦接。PMOS晶体管PM15至PM18用作负载晶体管，参考电流Iref或与参考电流Iref成比例的电流流入负载晶体管中，由此在节点ND7产生的电压被输出作为偏置电压Vb 14。
[0094][ADC和偏置电压供应的构造示例]
[0095]各偏置电路50还产生将供应到对应列电路10中的ADC 13的偏置电压。由此，还可以减小ADC 13的电路特征的位置依赖性。下面，将参照附图具体进行描述。
[0096]图13是示出图4中的ADC 13的构造的一个示例的电路图。当参照图13时，ADC 13包括电容36和37、运算放大器30和31、开关38和39、比较器32、触发器33等。
[0097]从PGA12发送的信号经由电容36输入运算放大器30的正输入端40a。从斜坡电路34发送的斜坡信号VRP经由电容37输入运算放大器30的负输入端40b。斜坡信号VRP具有以恒定斜度扫描的电压。运算放大器30的正输入端40a和负输出端40d经由开关38親接在一起。运算放大器30的负输入端40b和正输出端40c经由开关39耦接在一起。运算放大器30的正输出端40c耦接到运算放大器31的正输入端41a。运算放大器30的负输出端40d耦接到运算放大器31的负输入端41b。运算放大器31的输出端41c经由比较器32耦接到触发器33。比较器32是例如CMOS反相器等。另外，计数器35的值被输入触发器33。
[0098]首先，开关38和39截止，从而消除运算放大器30的失调。在消除了失调之后，开关38和39导通，从而开始扫描斜坡信号VRP并且计数器35也开始计数。当斜坡信号VRP的信号电平超过从PGA 12发送的信号的信号电平时，从比较器32的输出的逻辑电平被反相。计数器35在此时计数的值被保持为触发器33中的AD转换值。以这种方式被计数器35计数并且保持在触发器33中的AD转换值被图1中的水平扫描单元103顺序地读出。
[0099]图14是示出图13中的ADC13的操作的一个示例的时序图。当参照图14时，在时间tl，斜坡信号VRP开始扫描并且计数器35也开始计数。在时间t2，斜坡信号VRP的信号电平超过来自PGA 12的信号的信号电平。计数器35在此时计数的值X被保持在图13中的触发器33中。
[0100]图15是图13中的运算放大器30的构造的一个示例的电路图。当参照图15时，运算放大器30包括PMOS晶体管PM30至PM33、NM0S晶体管NM31至NM34等。
[0101]PMOS晶体管PM31和匪OS晶体管匪33以这种次序串联耦接在电源节点(电源电位VDD)和节点ND8之间。PMOS晶体管PM32和NMOS晶体管NM34以这种次序串联耦接在电源节点(电源电位VDD)和节点ND8之间并且与晶体管PM31和NM33整体并联连接。NMOS晶体管匪31和匪32串联耦接在节点ND8和接地节点(接地电位GND)之间。
[0102]偏置电压Vb22和Vb21分别输入匪OS晶体管匪31和匪32的栅极，从而匪OS晶体管NM31和NM32像恒流源一样操作。
[0103]匪OS晶体管匪33和匪34用作输入晶体管对(成对的差分晶体管)。也就是说，匪OS晶体管NM33的栅极对应于正输入端40a并且NMOS晶体管NM34的栅极对应于负输入端40b。
[0104]PMOS晶体管PM31和PM32是栅极和漏极交叉耦接的交叉耦接型负载晶体管。PMOS晶体管PM30和PM33分别并联地与PMOS晶体管PM31和PM32 二极管耦接。PMOS晶体管PM32的漏极对应于正输出端40 c并且PMOS晶体管PM31的漏极对应于负输出端40d。
[0105]作为图13中的运算放大器，可以使用参照图11描述的套筒式运算放大器。可以通过使用与参照图12描述的用于产生偏置电压Vbll和Vbl2的电路相同的电路，产生将供应到运算放大器30的偏置电压Vb21和Vb22。另外，当将使用参照图11描述的套筒式运算放大器作为图13中的运算放大器31时，可以使用参照图12描述的电路作为用于产生将供应到PGA12的偏置电压Vbll、Vbl2、Vbl3和Vbl4的电路。
[0106][有益效果]
[0107]如上所述，根据第一实施例的CMOS图像传感器，将产生供应到列电路10[0]至10[N]的偏置电压的偏置电路50[0]至50[L]分散地布置在列电路10的布置区域中。由此，由于可以抑制因IR压降造成的接地线的电位分布对读取电流的影响，因此可以抑制被摄图像的亮度不均匀(带阴影)。
[0108]另外，还从对应的各偏置电路50供应将供应到各列电路10中设置的PGA12和ADC13的偏置电压。由此，可以减少PGA 12和ADC 13的电路特征的位置依赖性。
[0109]〈第二实施例〉
[0110][偏置电路的构造]
[0111]在根据第二实施例的CMOS图像传感器中，在参照图7描述的电流源电路80中只设置用作恒流源的一个PMOS晶体管84(也就是说，仅仅PMOS晶体管84[O])。在参照图5和图6描述的L+1个偏置电路50[0]至50[L]中，L个偏置电路50[0]至50[L-1]中的每个被构造成还包括电流镜电路，以通过按照镜比率(通常，I)复制输入的参考电流Iref产生并且输出新的参考电流Iref。在这种情况下，第O个偏置电路50[0]接受从电流源电路80供应的参考电流Iref。第i个(其中，I < i SL)偏置电路50[i]接受从第1-Ι个偏置电路50[1-l]供应的参考电流Iref。也就是说，参考电流Iref被顺序地依次转移到偏置电路50[0]、50[1]、…和50[L]。下面，将参照附图具体进行描述。
[0112]图16是示出根据第二实施例的CMOS图像传感器中的偏置电路50的构造的一个示例的电路图。当参照图16时，偏置电路50[0]至50[L-1 ]中的每个包括匪OS晶体管51和60至62和PMOS晶体管63至66。
[0113]NMOS晶体管51和60是二极管耦接的晶体管。NMOS晶体管51的源极耦接到接地线14并且NMOS晶体管51的漏极与匪OS晶体管60的漏极耦接。参考电流Iref输入NMOS晶体管60的漏极。NMOS晶体管61和62的栅极分别与WOS晶体管60和51的栅极耦接，从而WOS晶体管51和60至62构成串叠电流镜。
[0114]PMOS晶体管63和64是二极管耦接的晶体管并且与匪OS晶体管61和62—起以这个阵列次序串联耦接在电源线15和接地线14之间。由此，复制到匪OS晶体管61和62的参考电流Iref也流入PMOS晶体管63和64 JMOS晶体管63和64的栅极分别耦接到PMOS晶体管65和66的栅极，从而PMOS晶体管63至66构成串叠电流镜。因此，复制的参考电流I ref输入偏置电路50，这预期是从PMOS晶体管66的漏极发生的。
[0115]偏置电路50[L]包括匪OS晶体管51和60，NM0S晶体管51和60相互二极管耦接，以从偏置电路50[L-1]接收参考电流Iref。
[0116]偏置电路50[0]至50[L]中的每个的NMOS晶体管51的栅极与对应组16中的各列电路10中设置的恒流晶体管11的栅极耦接。由此，参考电流Iref流向各恒流晶体管11。由于第二实施例的其它点与第一实施例相同，因此省略对其的重复描述。另外，可使用晶体管不是串叠耦接的常用电流镜，还可使用低电压串叠电流镜取代串叠电流镜。
[0117][有益效果]
[0118]如上所述，根据第二实施例的CMOS图像传感器，相比于第一实施例的情况，可以使将从电流源电路80供应到偏置电路50的参考电流I ref的布线的数量从L减成I。因此，可以促成电路的面积减小。
[0119]〈第三实施例〉
[0120]图17是示出根据第三实施例的CMOS图像传感器中的电流源电路80和偏置电路50的构造的一个示例的电路图。图17中的电路图对应于图8A和图16中的电路图。
[0121]在图17中的电流源电路80中，设置用作恒流源的两个PMOS晶体管84(也就是说，PMOS晶体管84[0]和SMlDt3PMOS晶体管84[0]的漏极与偏置电路50[0]耦接并且PMOS晶体管84[1]的漏极与偏置电路50[r+l]耦接。由此，参考电流Iref从电流源电路80供应到偏置电路 50[0]和 50[r+l]。
[0122]供应到偏置电路50[0]的参考电流Iref顺序地依次转移到偏置电路50[1]、50
[2]、…和50[r]。供应到偏置电路50[r+l]的参考电流Iref顺序地依次转移到偏置电路50[r+2]、…和50[L]。出于此目的，偏置电路50[1]至50[r-l]和50[r+l]至50[L]中的每个包括由WOS晶体管51和60至62构成的串叠电流镜电路和由PMOS晶体管63至66构成的串叠电流镜电路，如参照图16描述的。可使用晶体管不是串叠耦接的常用电流镜，还可使用低电压串叠电流镜取代串叠电流镜电路。另外，偏置电路50 [r ]和50 [ L]中的每个只包括NMOS晶体管51和60，NM0S晶体管51和60被二极管耦接以接收参考电流Iref并且偏置电路50[r]和50[L]中的每个不必包括电流镜电路。
[0123]可选地，可以以这种方式组合第一实施例和第二实施例。更一般地，电流源电路80产生并且输出多个参考电流Iref。偏置电路50[0]至50[L]包括多个第一偏置电路和多个第二偏置电路。第一偏置电路的每个包括电流镜电路，以按照镜比率复制已经被输入电流镜电路的参考电流Iref，从而产生并且输出新的参考电流Iref。作为多个第一偏置电路中的一些的多个特定第一偏置电路从电流源电路80接受参考电流Iref的输入。除了一个或多个特定第一偏置电路外的剩余第一偏置电路的每个从除了自身外的其它第一偏置电路接受参考电流Iref的输入。第二偏置电路的每个从多个第一偏置电路的任一个接受参考电流Iref的输入。
[0124]另外，根据第三实施例的CMOS图像传感器与根据第一实施例的CMOS图像传感器具有几乎相同的有益效果。
[0125]〈第四实施例〉
[0126]图18是示出根据第四实施例的CMOS图像传感器的构造的一个示例的框图。图18中的框图对应于图1中的框图。
[0127]在图18中的CMOS图像传感器100A中，与像素阵列101的偶数编号列对应的列电路10[0]、10[2]、…、10[N-3]和10[N-1]沿着像素阵列101的下侧排列在行方向(X方向)上。与像素阵列101的奇数编号列对应的列电路10[1]、10[3]、…、10[N-2]和10[N]沿着像素阵列101的上侧排列在行方向(X方向)上。设置水平扫描单元103[0]用于沿着像素阵列101的下侧排列的列电路10并且设置水平扫描单元103[1]用于沿着像素阵列101的上侧排列的列电路10。由于可以通过像图18中一样沿着像素阵列101的上侧和下侧布置列电路将各列电路10的宽度加倍，因此存在使设计的自由度增加的有益效果。
[0128]在以上提到的情况下，设置偏置电路70[0]至70[L1]，偏置电路70[0]至70[L1]用于向沿着像素阵列101的下侧排列的列电路10[0]、10[2]、…、10[N-3]和10[N-1]供应偏置电压。偏置电路70[0]至70[L1]分散地布置在列电路10[0]、10[2]、…、10[N-3]和10[N-1]被阵列排列的区域中。也就是说，偏置电路70中的每个布置在两个相邻的列电路10之间或者多个列电路10的阵列的末端侧。
[0129]同样地，设置偏置电路70[0]至70[L2]，偏置电路70[0]至70[L2]用于向沿着像素阵列101的上侧排列的列电路10[1]、10[3]、…、10[N-2]和10[N]供应偏置电压。偏置电路71
[O]至71[L2]分散地布置在列电路10[1]、10[3]、…、10[N-2]和10[N]被阵列排列的区域中。也就是说，偏置电路71中的每个布置在两个相邻的列电路10之间或者列电路10的阵列的末端侧。
[0130]由于偏置电路70和71的具体构造与第一实施例至第三实施例中描述的偏置电路50的具体构造相同，因此省略对其的重复描述。另外，图18中的构造与图1中的构造在其它点相同，省略对其的重复描述。还可以通过如图18中所示构造的CMOS图像传感器100A实现与图1中的第一实施例几乎相同的有益效果。
[0131]以上，基于优选实施例具体描述了发明人做出的本发明和本发明的其它形式。然而，无须说，本发明不限于以上提到的实施例，可在不脱离本发明主旨的范围内，以各种方式改变和修改本发明。
【主权项】
1.一种固态摄像装置，所述固态摄像装置包括: 像素阵列，其中，多个像素被布置成矩阵，所述多个像素中的每个像素适于将光学信号转换成电信号； 多条垂直信号线，其被设置成分别对应于所述像素阵列的列； 多个列电路，其被分别耦接到所述垂直信号线，并且每个所述列电路获取已从对应列中的每个像素输出的电信号， 所述列电路被划分成多个组；以及 多个偏置电路，其分别对应于所述列电路的组， 其中，每个所述偏置电路接收参考电流，基于所述参考电流产生一个偏置电压或多个偏置电压，并且将产生的一个偏置电压或多个偏置电压供应到属于对应组的列电路中的每个列电路，以及 其中，每个所述偏置电路被设置为与属于对应组的列电路中的任一个列电路相邻。2.根据权利要求1所述的固态摄像装置，所述固态摄像装置还包括: 电流源电路，其产生多个所述参考电流，并且将产生的参考电流输出到每个所述偏置电路。3.根据权利要求1所述的固态摄像装置，所述固态摄像装置还包括: 电流源电路，其产生并且输出所述参考电流； 其中，将从第O个偏置电路编号至第L个偏置电路的L+1个偏置电路设置作为所述偏置电路，其中L是2或更大的整数， 其中，从所述第O个偏置电路编号至第L-1个偏置电路的L个偏置电路中的每个偏置电路包括电流镜电路，并且通过按照镜比率复制已经被输入的参考电流来产生并且输出新的参考电流， 其中，所述第O个偏置电路接受来自所述电流源电路的所述参考电流的输入，以及 其中，第i个偏置电路接受来自第1-Ι个偏置电路的所述参考电流的输入，其中IL04.根据权利要求1所述的固态摄像装置，所述固态摄像装置还包括: 电流源电路，其产生并且输出多个参考电流， 其中，所述偏置电路包括: 多个第一偏置电路，每个所述第一偏置电路包括电流镜电路，并且通过按照镜比率复制已经被输入的参考电流来产生并且输出新的参考电流，以及多个第二偏置电路， 其中，作为所述第一偏置电路中的一部分的、特定的第一偏置电路中的每个第一偏置电路接受来自所述电流源电路的所述参考电流的输入， 其中，除了所述特定的第一偏置电路以外的剩余的第一偏置电路中的每个第一偏置电路接受来自除了其自身之外的第一偏置电路的所述参考电流的输入，以及 其中，每个所述第二偏置电路接受来自所述第一偏置电路中的任一个第一偏置电路的所述参考电流的输入。5.根据权利要求1所述的固态摄像装置， 其中，每个所述列电路包括第一晶体管，所述第一晶体管的一个主电极被耦接到对应的所述垂直信号线， 其中，每个所述偏置电路包括第二晶体管，所述第二晶体管的一个主电极接收所述参考电流或与所述参考电流成比例的电流，以及 其中，所述第二晶体管与每个对应的所述列电路中的所述第一晶体管一起构成电流Ho6.根据权利要求5所述的固态摄像装置， 其中，每个所述偏置电路包括一个负载晶体管或多个负载晶体管，所述参考电流或与所述参考电流成比例的电流流入所述一个负载晶体管或所述多个负载晶体管，并且在所述一个负载晶体管或所述多个负载晶体管中产生的电压被作为所述偏置电压供应到对应的所述列电路。7.根据权利要求6所述的固态摄像装置， 其中，每个所述列电路还包括可编程增益放大器，所述可编程增益放大器对从所述像素阵列的对应列中的每个所述像素输出的所述电信号进行放大，以及 其中，所述可编程增益放大器从对应的所述偏置电路接收一个偏置电压或多个偏置电压。8.根据权利要求7所述的固态摄像装置， 其中，每个所述列电路还包括模数转换器，所述模数转换器将已由所述可编程增益放大器放大的所述电信号转换成数字信号，以及 其中，所述模数转换器接收来自对应的所述偏置电路的一个偏置电压或多个偏置电压。9.根据权利要求1所述的固态摄像装置， 其中，所述列电路沿着所述像素阵列的第一行方向侧来被按阵列排列，以及 其中，每个所述偏置电路被布置在相邻两个列电路之间或所述列电路的阵列的末端侧上。10.根据权利要求9所述的固态摄像装置，其中， 所述像素阵列的每个列的宽度大于每个所述列电路的阵列方向宽度。11.根据权利要求1所述的固态摄像装置， 其中，在所述列电路中，与所述像素阵列的偶数编号列对应的多个第一列电路沿着所述像素阵列的第一行方向侧来被按阵列排列， 其中，在所述列电路中，与所述像素阵列的奇数编号列对应的多个第二列电路沿着面对所述第一行方向侧的所述像素阵列的第二侧来被按阵列排列， 其中，向所述第一列电路供应所述偏置电压的一个偏置电路或多个偏置电路中的每个被布置在相邻两个所述第一列电路之间或所述第一列电路的阵列的末端侧上，以及 其中，向所述第二列电路供应所述偏置电压的一个偏置电路或多个偏置电路中的每个被布置在相邻两个所述第二列电路之间或所述第二列电路的阵列的末端侧上。12.—种固态摄像装置，所述固态摄像装置包括: 像素阵列，其中，多个像素被布置成矩阵，每个所述多个像素适于将光学信号转换成电信号； 多条垂直信号线，其被设置为分别对应于所述像素阵列的列； 多个列电路，其被分别耦接到所述垂直信号线，并且每个所述列电路获取已从对应列中的每个像素输出的电信号， 所述列电路被划分成多个组；以及 多个偏置电路，其分别对应于所述列电路的组， 其中，每个所述偏置电路接收参考电流，基于所述参考电流来产生一个偏置电压或多个偏置电压，并且将产生的一个偏置电压或多个偏置电压供应到属于对应组的所述列电路中的每个列电路， 其中，所述列电路和所述偏置电路被耦接到在所述像素阵列的行方向上延伸的公共的标准电位线，以及 其中，将在每个所述偏置电路和所述标准电位线之间的耦接点定位成，与在属于对应组的所述列电路中的任一个列电路和所述标准电位线之间的耦接点相邻。
【文档编号】H04N5/351GK105915808SQ201610096555
【公开日】2016年8月31日
【申请日】2016年2月22日
【发明人】松本修, 森下玄
【申请人】瑞萨电子株式会社