用于在可配置的处理器数据路径上进行解扩的低功率电路和实现的制作方法
【专利摘要】本文中描述了用于对接收到的信号进行解扩的系统和方法。在一个实施例中，向量处理器包括多个码生成器，其中每个码生成器被配置成生成对应于不同码假言的不同码。该向量处理器还包括耦合至用于接收信号样本的公共输入端的多个解扩块，其中每个解扩块被配置成用不同的一个码来解扩这些样本的至少一部分以生成相应的经解扩样本并且在该码的长度上累加相应的经解扩样本。
【专利说明】用于在可配置的处理器数据路径上进行解扩的低功率电路和 实现
[000。 背景 [000^ 领域
[0003] 本公开的诸方面一般设及信号处理，并且尤其设及解扩。
[0004] 背景
[0005] 向量处理器可被用来通过对数据向量执行算术和逻辑操作来加速基带信号的处 理(例如，在无线设备中），其中每一数据向量包括一组数据样本。向量处理器可包括可被编 程W对数据向量执行各种向量操作的可重配置的数据路径、逻辑和算术器件（例如，加法 器、乘法器、累加器，等等）。
[0006] 概述
[0007] W下给出对一个或多个实施例的简化概述W提供对此类实施例的基本理解。此概 述不是所有构想到的实施例的详尽综览，并且既非旨在标识所有实施例的关键性或决定性 要素亦非试图界定任何或所有实施例的范围。其唯一的目的是要W简化形式给出一个或更 多个实施例的一些概念W作为稍后给出的更加具体的说明之序。
[000引根据一方面，本文中描述了一种向量处理器。该向量处理器包括多个码生成器，其 中每个码生成器被配置成生成对应于不同码假言的不同码。该向量处理器还包括禪合至用 于接收信号样本的公共输入端的多个解扩块，其中每个解扩块被配置成用不同的一个码来 解扩运些样本的至少一部分W生成相应的经解扩样本并且在该码的长度上累加相应的经 解扩样本。
[0009] 第二方面设及一种向量处理器。该向量处理器包括多个码生成器，其中每个码生 成器被配置成生成对应于不同码假言的不同码。该向量处理器还包括串联禪合的多个延迟 元件，其中运些延迟元件被配置成将由码生成器之一生成的码移位不同的时间延迟W生成 多个经时移的码，每个经时移的码对应于不同的时间假言。该向量处理器进一步包括禪合 至用于接收信号的第一样本和第二样本的公共输入端的多个解扩块，其中在时间捜索模式 中，每个解扩块被配置成用不同的一个经时移码来解扩第一样本的至少一部分，并且在码 捜索模式中，每个解扩块被配置成用由码生成器生成的不同的一个码来解扩第二样本的至 少一部分。
[0010] 第=方面设及一种信号捜索方法。该方法包括接收信号样本并且生成多个不同的 码，每个码对应于不同的码假言。该方法还包括用运些码并行地解扩运些样本的至少一部 分W生成关于每个码的经解扩样本，W及在每个码的长度上累加关于该码的经解扩样本。
[0011] 第四方面设及一种用于信号捜索的设备。该设备包括用于接收信号样本的装置W 及用于生成多个不同的码的装置，每个码对应于不同的码假言。该设备还包括用于用运些 码并行地解扩运些样本的至少一部分W生成关于每个码的经解扩样本的装置，W及用于在 每个码的长度上累加关于该码的经解扩样本的装置。
[0012] 为能达成前述及相关目的，运一个或多个实施例包括在下文中充分描述并在权利 要求中特别指出的特征。W下说明和所附插图详细阐述了运一个或多个实施例的某些解说 性方面。但是，运些方面仅仅是指示了可采用各个实施例的原理的各种方式中的若干种，并 且所描述的实施例旨在涵盖所有此类方面及其等效方案。
[0013] 附图简述
[0014] 图1是向量处理器的框图。
[0015] 图2示出根据本公开的一实施例的可被实现在向量处理器中的祀指电路。
[0016] 图3示出根据本公开的一实施例的被配置成补偿载波频率偏移的旋转器。
[0017] 图4示出了根据本公开的一实施例的郁良冲激响应(FIR)滤波电路。
[0018] 图5A示出根据本公开的一实施例的实现两个四抽头FIR滤波器的FIR滤波电路的 示例。
[0019] 图5B示出根据本公开的一实施例的实现八抽头FIR滤波器的FIR滤波电路的示例。
[0020] 图6A示出根据本公开的一实施例的配置成处理两个四抽头FIR滤波器的输出W生 成早期、准时和晚期码元的解扩电路的示例。
[0021] 图6B示出根据本公开的一实施例的配置成处理八抽头FIR滤波器的输出W生成两 个信道的准时码元的解扩电路的示例。
[0022] 图6C示出根据本公开的一实施例的配置成处理八抽头FIR滤波器的输出W生成信 道的早期和晚期码元的解扩电路的示例。
[0023] 图7示出了根据本公开的一实施例的快速傅立叶变换(FFT)电路的示例。
[0024] 图8示出了根据本公开的一实施例的具有旋转因子乘法的FFT电路。
[0025] 图9示出根据本公开的一实施例的用于使用主同步信道(P-SCH)码来进行时间同 步的时序图。
[0026] 图10示出根据本公开的一实施例的用于执行时间捜索的电路。
[0027] 图11示出根据本公开的一实施例的P-SCH码和多个畐IjSCH(S-SCH)码的时序图。
[0028] 图12示出根据本公开的一实施例的用于执行码捜索的电路。
[0029] 图13示出根据本公开的一实施例的可被编程成执行时间捜索和码捜索的解扩电 路。
[0030] 图14是解说根据本公开的一实施例的用于信号捜索的方法的流程图。
[0031] 详细描述
[0032] W下结合附图阐述的详细描述旨在作为各种配置的描述，而无意表示可实践本文 中所描述的概念的仅有的配置。本详细描述包括具体细节W便提供对各种概念的透彻理 解。然而，对于本领域技术人员将显而易见的是，没有运些具体细节也可实践运些概念。在 一些实例中，W框图形式示出众所周知的结构和组件W便避免淡化此类概念。
[0033] 向量处理器可被用来通过对数据向量执行算术和逻辑操作来加速基带信号的处 理，其中每一数据向量包括一组数据样本。图1示出向量处理器110的示例，包括向量寄存器 120、向量执行单元130、指令分派电路140 W及程序存储器150。向量执行单元130包括可被 配置(编程）W对数据向量执行各种向量操作的可重配置的数据路径、逻辑和算术器件(例 如，加法器、乘法器、累加器）。
[0034] 在操作期间，需要被向量处理器110处理的数据向量被加载到向量寄存器120。指 令分派电路140从程序存储器150获取一个或多个指令，并将运些指令加载到向量执行单元 130 W对向量执行单元130进行编程来执行一个或多个向量操作。向量执行单元130随后从 向量寄存器120读取数据向量并对该数据向量执行向量操作。向量执行单元130可W将向量 操作的结果存储在向量寄存器120中。
[0035] 向量处理器110可被用来执行祀式接收机操作W处理多径信号。在来自发射机的 信号由于散射和反射而沿多条路径传播到接收机时，发生多径信号。运导致该信号的多个 版本(多径信号）在不同时间到达接收机。为处理多径信号，祀式接收机操作包括多个祀指 操作，其中每一祀指操作处理多径信号中的一个信号。
[0036] 祀指操作可包括旋转操作、有限冲激响应(FIR)滤波操作W及解扩操作。在祀指操 作被执行之前，接收到的信号通过模数转换器(ADC)被转换成样本(例如，W该信号的码片 速率的两倍速率来采样）。旋转操作对样本的相位进行旋转W补偿发射机与接收机之间的 载波频率偏移。FIR滤波操作确定样本值，运些样本值与ADC的采样时间有微小码片周期偏 移，W生成与特定多径信号的到达时间对齐的样本。解扩操作将经滤波的样本解扩成码元。 来自不同祀指操作的码元可被组合，例如使用最大比率组合，W获得经组合的码元W供进 一步处理(例如，解调、解码，等等）。将来自不同祀指操作的码元进行组合增加了码元的能 量，从而改进了性能。
[0037] 当前，向量处理器110需要多个指令才能执行祀指操作。更具体而言，需要分开的 指令来执行旋转操作、FIR滤波操作、W及解扩操作。为执行祀指操作，用于旋转操作的指令 被加载到向量执行单元130 W配置向量执行单元130来执行旋转操作。向量执行单元130从 向量寄存器120读取样本，对样本执行旋转操作，并将经旋转的样本写到向量寄存器120。用 于FIR滤波操作的指令随后被加载到向量执行单元130W配置向量执行单元130来执行FIR 滤波操作。向量执行单元130从向量寄存器120读取经旋转的样本，对样本执行FIR滤波操 作，并将经滤波的样本写到向量寄存器120。用于解扩操作的指令随后被加载到向量执行单 元130 W配置向量执行单元130来执行解扩操作。向量执行单元130从向量寄存器120读取经 滤波的样本，对样本执行解扩操作，并将经解扩的样本写到向量寄存器120。
[0038] 运一办法的缺点在于它需要用于旋转操作、FIR滤波操作、W及解扩操作的分开的 指令。此外，每一指令的执行设及从向量寄存器120读取样本，对样本执行对应的操作，W及 将经处理的样本写回向量寄存器120W用于下一指令。运增加了执行祀指处理所需的时钟 周期的数量并增加了功耗。
[0039] 本公开的各实施例提供了用于编程(配置）向量执行单元130来在单个指令中执行 旋转操作、FIR滤波操作W及解扩操作的系统和方法，从而显著地降低了执行祀指处理所需 的时钟周期的数量并降低了功耗。就此，图2示出了根据本公开的各实施例的可被实现在向 量执行单元130中的祀指电路205，如下文进一步讨论的。
[0040] 在一个方面，向量处理器110可被实现在用户装备(肥）（例如，移动无线设备）中。 在运一方面，肥可包括经由一个或多个天线接收信号(例如，来自基站)的接收机电路。信号 可通过一个或多个路径来接收，并且可W用一个或多个码(例如，伪随机(PN)序列、正交码， 等等)来扩展。接收机电路将接收到的信号处理(例如，滤波、放大、数字化，等等)成样本。例 如，接收机电路可W按用来对接收到的信号进行扩展的码的码片速率的两倍速率来对该信 号进行采样。在运一示例中，样本可间隔开半个码片。每一样本可W是具有同相（I)和正交 (Q)分量的复数，并可包括多个位。样本可被临时存储在本地存储器(LMEM)中，并从IiffiM被 加载到向量寄存器120W供向量处理器110处理，如下文进一步讨论的。
[0041 ] 参考图2,祀指电路205包括旋转器210、FIR滤波电路220、W及解扩电路230。在操 作中，读取电路207从向量寄存器120检索接收到的信号的样本，并将样本输入到旋转器 210。旋转器210对样本的相位进行旋转W补偿发射机与接收机(例如，基站和UE)之间的载 波频率偏移。载波频率偏移可W是由于例如用来生成发射机处的载波频率的振荡器与用来 生成接收机处的载波频率的振荡器之间的频率偏移。
[0042] FIR滤波电路220从旋转器210接收所得的经旋转的样本(表示为Rout),并确定与 用来生成样本的ADC的采样时间有微小码片周期偏移的样本值。FIR滤波电路220通过内插 来做到运一点，其中每一滤波输出样本是通过将多个经旋转的样本(例如，四个或八个经旋 转的样本)中的每一者乘W相应滤波系数并对所得的乘积求和来生成的。
[0043] 解扩电路230接收来自FIR滤波电路220的输出样本(表示为化Ut)，并使用一个或 多个码来将样本解扩。对于每一个码，解扩电路230可W在该码的长度(例如，256个码片)上 累加该码的经解扩的样本W生成码元。在一个方面，解扩电路230可W通过码（例如，导频 码）的间隔开半个码片的=个经时移的版本来对输出样本解扩W生成早期、准时和晚期码 元，如下文进一步讨论的。
[0044] 写入电路235可W将码元写入向量寄存器120。执行单元130可W从向量寄存器120 访问码元W用于进一步处理。或者，码元可W在被写入电路235写入向量寄存器120之前经 历向量执行单元130中的附加电路的附加处理。码元也可被写到LMEM，其中码元可W由另一 处理器从LMEM访问W用于进一步处理(例如，组合、解调、解码，等等）。
[0045] 向量执行单元130中的祀指电路205能够在一个数据流中执行祀指操作（例如，旋 转、FIR滤波、W及解扩），而不必将中间结果(例如，经旋转的样本)临时存储在向量寄存器 120中。结果，在执行旋转操作之后，向量执行单元130不必被重新编程为执行FIR滤波操作。 类似地，在执行FIR滤波操作之后，向量执行单元130不必被重新编程为执行解扩操作。因 而，祀指电路205允许向量执行单元130被编程(配置)为在一个指令中执行祀指操作。
[0046] 图3示出了根据本公开的一实施例的旋转器210的示例性实现。在运一实施例中， 旋转器210包括串行-到-并行（S/P)电路310、第一复数乘法器320a、第二复数乘法器320b、 相位生成器330、W及查找表(LUT)电路340。
[0047] S/P电路310从向量寄存器120接收样本。如上所述，样本可W通过W码片速率的两 倍速率来对信号进行采样来生成。S/P电路310可W将接收到的样本的一半输入到第一乘法 器320a并将接收到的样本的另一半输入到第二乘法器32化。例如，S/P电路310可W将偶数 号样本输入到第一乘法器320a并将奇数号样本输入到第二乘法器32化，反之亦然。在运一 示例中，乘法器320a和320b每时钟周期并行地处理两个样本，其中运两个样本对应于一个 码元周期。
[0048] 相位生成器330接收频率误差和初始相位。频率误差表示发射机与接收机之间的 载波频率偏移。载波频率偏移显示为样本中的相位旋转。为补偿载波频率偏移，相位生成器 330基于频率误差和初始相位来生成相位，其中所生成的相位补偿由载波频率偏移所造成 的样本中的相位旋转。在一个方面，相位生成器330可为从S/P电路310输出到乘法器320a和 32化的每一对样本生成相位，其中运两个样本被旋转相同的相位。
[0049] 来自相位生成器330的相位被输入到LUT电路340dLUT电路340根据将不同相位映 射到对应复数的查找表将每一相位转换成对应的复数。每一复数被输入到第一和第二乘法 器320a和320b，它们将来自S/P电路310的一对样本乘W该复数。复数乘法中的每一个将相 应样本旋转与该复数相对应的相位。
[0050] 因而，对于每一周期，旋转器210将两个样本旋转相同的相位W补偿载波频率偏 移。旋转器210将每一周期的两个所得的经旋转的样本(表示为Rout[0]和Rout[l])并行地 输出到FIR滤波电路220。在一个方面，旋转器210可W在将每一经旋转的样本输出到FIR滤 波电路220之前对经旋转的样本进行圆整和饱和，W将经旋转的样本转换成所需格式（例 如，8SC格式）。
[0051] 图4示出了根据本公开的一实施例的FIR滤波电路220的示例性实现。在运一实施 例中，FIR滤波电路220包括延迟线410、第一乘法和归并电路430-1、第二乘法和归并电路 430-2、求和器440、W及输出复用器450。如下文进一步讨论的，FIR滤波电路220可被编程为 按四抽头模式或八抽头模式操作。在四抽头模式中，FIR滤波电路220实现间隔开半码片的 第一四抽头FIR滤波器和第二四抽头FIR滤波器。在八抽头模式中，FIR滤波电路220实现八 抽头FIR滤波器。
[0化2] 延迟线410包括多个延迟元件420-巧lj420-8。在图4所示的示例中，延迟线410具有 八个抽头422-1到422-8,其中每一抽头422-1到422-8将延迟线410分接在延迟元件420-1到 420-8中的不同一个延迟元件的输出处。
[0053] 在一个方面，延迟元件420-l、420-3、420-5W及420-7串联地禪合，而延迟元件 420-2、420-4、420-6^及420-8并联地禪合。延迟元件420-1到420-8被布置在延迟线410中， 使得延迟元件420-1、420-3、420-5^及420-7与延迟元件420-2、420-4、420-6^及420-8交 错。旋转器210将来自第一乘法器320a的经旋转的样本Rout[0]输出到延迟元件420-2,并将 来自第二乘法器32化的经旋转的样本Rout [ 1 ]输出到延迟元件420-1。结果，来自第一乘法 器320a的经旋转的样本Rout[0]在延迟线410中沿延迟元件420-2、420-4、420-6^及420-8 向下传播，而来自第二乘法器32化的经旋转的样本Rout [ 1 ]在延迟线410中沿延迟元件420- 1、 420-3、420-5W及420-7向下传播。因而，延迟线410每周期用两个样本来更新，并且延迟 线410中的样本每周期移位延迟线410中的两个抽头位置。例如，抽头422-2处的样本在一个 周期中被移位至抽头422-4。
[0化4] 第一乘法和归并电路430-1禪合到延迟线410的抽头422-1至422-4。第一乘法和归 并电路430-1将来自抽头422-1至422-4中的每一者的样本乘W相应滤波系数，并对所得的 乘积求和。在FIR滤波电路220被编程为按四抽头模式操作时，第一乘法和归并电路430-1的 输出442被用于四抽头模式中的FIR滤波电路220所实现的第一四抽头FIR滤波器的滤波器 输出化ut[l]。在FIR滤波电路220被编程为按八抽头模式操作时，第一乘法和归并电路430- 1的输出442被输入到求和器440 W与第二乘法和归并电路430-2的输出444求和，如下文进 一步讨论的。
[0055]取决于FIR滤波电路220的操作模式，第二乘法和归并电路430-2通过四个复用器 435-1到435-4禪合到延迟线410的抽头422-2到422-5或延迟线410的抽头422-5到422-8。在 四抽头模式中，复用器435-1到435-4将抽头422-2到422-5禪合到第二乘法和归并电路430- 2。 在运一模式中，第二乘法和归并电路430-2将来自抽头422-2至422-5中的每一者的样本 乘W相应滤波系数，并对所得的乘积求和。第二乘法和归并电路430-2的输出444由输出复 用器450输出为四抽头模式中的FIR滤波电路220所实现的第二四抽头FIR滤波器的滤波器 输出化Ut [0]。
[0056] 在八抽头模式中，复用器435-1到435-4将抽头422-5到422-8禪合到第二乘法和归 并电路430-2。在运一模式中，第二乘法和归并电路430-2将来自抽头422-5至422-8中的每 一者的样本乘W相应滤波系数，并对所得的乘积求和。求和器440将第二乘法和归并电路 430-2的输出444与第一乘法和归并电路430-1的输出442求和。求和器440的所得的输出446 由输出复用器450输出为八抽头模式中的FIR滤波电路220所实现的八抽头FIR滤波器的滤 波器输出化Ut [0]。
[0057] 因而，FIR滤波电路220可被编程为在四抽头模式中实现间隔开半码片的第一和第 二四抽头FIR滤波器，W及在八抽头模式中实现八抽头FIR滤波器。将明白，本公开不限于四 抽头和八抽头FIR滤波器，并且FIR滤波电路220可W实现其他大小的FIR滤波器。
[0058] 图5A示出其中FIR滤波电路220被编程为在四抽头模式中实现第一和第二四抽头 FIR滤波器的示例。在运一示例中，第一乘法和归并电路430-1包括四个乘法器510-1到510- 4和加法器520。乘法器510-1到510-4分别禪合到抽头422-巧lj422-4。每一乘法器510-1到 510-4被配置成将来自相应抽头的样本乘W相应滤波系数hO到h3。加法器520被配置成将来 自乘法器510-1到510-4的所得的乘积求和，W生成第一四抽头FIR滤波器的滤波器输出样 本。
[0059] 第二乘法和归并电路430-2包括四个乘法器515-1到515-4和加法器525。乘法器 515-1到515-4分别通过复用器435-1到435-4禪合到抽头422-2到422-5。每一乘法器515-1 至化15-4被配置成将来自相应抽头的样本乘W相应滤波系数hO到h3。加法器525被配置成将 来自乘法器515-1到515-4的所得的乘积求和，W生成第二四抽头FIR滤波器的滤波器输出 样本。如图5A所示，第一和第二四抽头滤波器可W使用相同的滤波系数hO到h3。
[0060] 在运一示例中，第一和第二四抽头FIR滤波器每周期输出两个滤波器输出样本，其 中运两个滤波器输出样本间隔开半码片。更具体而言，来自第二四抽头FIR滤波器的滤波器 输出样本比来自第一四抽头FIR滤波器的滤波器输出样本提前半码片。运可W用参照图5A 来展示。图5A示出其中样本X[0]到X[3]被输入到由第二乘法和归并电路430-2实现的第二 四抽头FIR滤波器且样本X[l]到X[4]被输入到由第一乘法和归并电路430-1实现的第一四 抽头FIR滤波器的示例。样本索引指示样本的采样次序，其中较低的索引对应于较早的采样 时间。在运一示例中，第二四抽头滤波器的滤波器输出可如下给出：
[006U Fout[0]=h0 ? X[0]+hl ? X[U+h2 ? X[2]+h3 ? X[3]式（1)。
[0062] 第一四抽头滤波器的滤波器输出可如下给出：
[0063] Fout[l]=ho ? X[l]+hl ? X[2]+h2 ? X[3]+h3 ? X[4]式（2)。
[0064] 因而，用于第二四抽头FIR滤波器的滤波器输出化ut[0]是根据样本X[0]到X[3]来 生成的，样本x[0]到X[3]比用于第一四抽头FIR滤波器的对应样本X[l]到X[4]早半码片。结 果，来自第二四抽头FIR滤波器的滤波器输出样本比来自第一四抽头FIR滤波器的滤波器输 出样本提前半码片。在一个方面，每一滤波器输出样本可在被输出到解扩电路230之前被截 短并饱和W将滤波器输出样本转换成所需格式(例如，16SC格式）。
[0065] 因而，用于将FIR滤波电路220编程为按四抽头模式操作的指令可W指令复用器 435-1到435-4分别选择抽头422-2到422-5W用于输入到第二乘法和归并电路430-2的乘法 器515-巧化15-4。该指令还可指令输出复用器450选择第二乘法和归并电路430-2的输出W 用于输出到解扩电路230。此外，该指令可W用滤波系数hO到h3来编程每一乘法和归并电路 430-1到430-2。如上所述，FIR滤波器被用来确定与用来生成输入到祀指电路205的样本的 ADC的采样时间有微小码片周期偏移的样本值。滤波系数hO到h3的值可被选择W达成所需 的微小码片周期偏移。下文提供用于确定由祀指电路205处理的信号的到达时间的示例性 技术。
[0066] 图5B示出其中FIR滤波电路220被编程为在八抽头模式中实现八抽头FIR滤波器的 示例。在运一示例中，第二乘法和归并电路430-2中的乘法器515-巧化15-4分别通过复用器 435-1到435-4禪合到抽头422-5到422-8。每一乘法器515-1到515-4将来自相应抽头的样本 乘W相应滤波系数hO到h3。加法器525将来自乘法器515-巧化15-4的所得的乘积求和，并将 所得的总和输出到求和器440。
[0067] 第一乘法和归并电路430-1中的乘法器510-巧化10-4分别禪合到抽头422-1到 422-4。每一乘法器510-1至化10-4将来自相应抽头的样本乘W相应滤波系数h4到h7。加法器 520将来自乘法器510-1到510-4的所得的乘积求和，并将所得的总和输出到求和器440。求 和器440随后将来自第一和第二乘法和归并电路430-1和430-2的两个总和进行求和。来自 求和器440的所得的总和提供用于八抽头FIR滤波器的滤波器输出样本。八抽头FIR滤波器 的滤波器输出可如下给出：
[006引 Fout[0]=ho ? X[0]+hl ? X[l]+h2 ? X[2]+h3 ? X[3]+h4 ? X[4]+h5 ? X[5]+h6 ? X [6] +
[0069] h7*X[7]式(3)
[0070] 其中X[0]到X[7]分别是来自抽头422-8到422-1的样本，如图5B所示。在一个方面， 每一滤波器输出样本可在被输出到解扩电路230之前被截短并饱和W将滤波器输出样本转 换成所需格式(例如，16SC格式）。
[0071] 因而，用于将FIR滤波电路220编程为按八抽头模式操作的指令可W指令复用器 435-1到435-4分别选择抽头422-5到422-8W用于输入到第二乘法和归并电路430-2的乘法 器515-1到515-4。该指令还可指令求和器440对第一和第二乘法和归并电路430-1和430-2 的输出求和，并指令输出复用器450选择求和器440的输出446W用于输出到解扩电路230。 此外，该指令可W用八抽头FIR滤波器的滤波器系数hO到h7的不同一半来编程每一乘法和 归并电路430-1到430-4。八抽头模式中的八抽头FIR滤波器能够W比四抽头模式中的任一 四抽头FIR滤波器更高的分辨率来内插样本值，并可W在需要满足较严格的定时约束时使 用。
[0072] 图6A示出了根据本公开的一实施例的解扩电路230的示例性实现。在图6A所示的 示例中，解扩电路230被配置成处理来自四抽头模式的FIR滤波电路220的滤波器输出化Ut [0巧日化ut[l]。解扩电路230包括第一和第二码生成器625-1和625-2,第一和第二延迟元件 630-1和630-2, W及第一、第二、第S和第四解扩块610-1到610-4。每一解扩块610-1到610- 4包括乘法器615-1至化15-4和累加器620-1到620-4。
[0073] 在操作中，第一码生成器625-1生成与第一信道(CH)相对应的第一码。第一信道可 包括导频信道（例如，共用导频信道(CPICH))，且第一码可具有预定码长（例如，256个码 片）。第一码被输入到第一解扩块610-1。第一码由第一延迟元件630-1延迟一个码片，W生 成经码片延迟的第一码，它被输入到第二和第S解扩块610-2和610-3。来自第一四抽头FIR 滤波器的滤波器输出化Ut[l]被输入到第一和第S解扩块610-1和610-3,且来自第二四抽 头FIR滤波器的滤波器输出化Ut [ 0 ]被输入到第二解扩块610-2。
[0074] 在第一解扩块610-1，相应乘法器615-1用第一码来对滤波器输出化ut[l]解扩。相 应累加器620-1在第一码的长度(例如，256个码片）上累加来自相应乘法器615-1的经解扩 的输出，W生成第一信道的早期码元(在图6A中表示为CHl早期）。
[0075] 在第二解扩块610-2,相应乘法器615-2用经码片延迟的第一码来对滤波器输出 Fout[0]解扩。相应累加器620-2在第一码的长度(例如，256个码片)上累加来自相应乘法器 615-2的经解扩的输出，W生成第一信道的准时码元(在图6A中表示为CHl准时）。来自第一 解扩块610-1的早期码元相对于来自第二解扩块610-2的准时码元早半个码片。
[0076] 在第S解扩块610-3,相应乘法器615-3用经码片延迟的第一码来对滤波器输出 Fout[l]解扩。相应累加器620-3在第一码的长度(例如，256个码片)上累加来自相应乘法器 615-3的经解扩的输出，W生成第一信道的晚期码元(在图6A中表示为CHl晚期）。来自第S 解扩块610-3的晚期码元相对于来自第二解扩块610-2的准时码元晚半个码片。
[0077] 因而，对于每一码元周期，解扩电路230可W输出用于第一信道(例如，CPICH)的早 期、准时和晚期码元。早期、准时和晚期码元可被处理W确定祀指电路205的定时是否需要 被更新，例如由于发射机与接收机之间的变化的信道条件。例如，早期、准时和晚期码元的 能量水平可被计算，并彼此比较W确定码元中的哪一者具有最高能量水平。如果准时码元 具有最高能量水平，则祀指电路205的当前定时被维持。如果早期码元具有最高能量水平， 则祀指电路205的定时可被提前半个码片，并且如果晚期码元具有最高能量水平，则祀指电 路205的定时可被推后半个码片。
[0078] 第二码生成器625-2生成与具有预定码长的第二信道(CH2)的第二码。第二码可W 与第一码在时间上对齐。第二码由第二延迟元件630-2延迟一个码片，W生成经码片延迟的 第二码，它被输入到第四解扩块610-4。来自第二四抽头FIR滤波器的滤波器输出化ut[0]被 输入到第四解扩块610-4。
[0079] 在第四解扩块610-4,相应乘法器615-4用经码片延迟的第二码来对滤波器输出 Fout[0]解扩。相应累加器620-4在第二码的长度上累加来自相应乘法器615-4的经解扩的 输出，W生成用于第二信道的准时码元(在图6A中表示为CH2准时）。
[0080] 在图6A所示的示例中，解扩电路230-次输出四个码元（即，用于第一信道(CHl)的 早期、准时和晚期码元W及用于第二信道(CH2)的准时码元）。然而，将明白，本公开不限于 四个码元。例如，解扩电路230可W使用附加的码生成器和/或解扩块来根据滤波器输出 Fout[0]和化ut[l]生成四个W上码元。
[0081] 图6B示出其中解扩电路230被配置成处理来自八抽头模式中的FIR滤波器230的滤 波器输出化ut[0] W生成用于第一和第二信道(CH1和CH2)的准时码元的示例。来自第一码 生成器625-1的第一码被输入到第二解扩块610-2,且来自第二码生成器625-2的第二码被 输入到第四解扩块610-4。来自由FIR滤波电路220实现的八抽头FIR滤波器的滤波器输出 Fout [ 0 ]被输入到第二和第四解扩块610-2和610-4两者。
[0082] 在第二解扩块610-2中，相应乘法器615-2使用第一码对滤波器输出化ut[0]解扩， 且相应累加器620-2在第一码的长度上(码元周期）累加来自相应乘法器615-2的经解扩的 输出，W生成用于第一信道的准时码元(CH1准时）。在第四解扩块610-4中，相应乘法器615- 4使用第二码对滤波器输出Fout[0]解扩，且相应累加器620-4在第二码的长度上（码元周 期）累加来自相应乘法器615-4的经解扩的输出，W生成用于第二信道的准时码元(CH2准 时)。
[0083] 图6C示出其中解扩电路230被配置成处理来自八抽头模式中的FIR滤波器230的滤 波器输出化ut[0] W生成用于第一信道(CHl)的早期和晚期码元的示例。第一码由第一延迟 元件630-1延迟一个码片，W生成经码片延迟的第一码，它被输入到第四解扩块610-4。来自 由FIR滤波电路220实现的八抽头FIR滤波器的滤波器输出化ut[0]被输入到第二和第四解 扩块610-2和610-4两者。
[0084] 在第二解扩块610-2中，相应乘法器615-2使用第一码对滤波器输出化ut[0]解扩， 且相应累加器620-2在第一码的长度上(码元周期）累加来自相应乘法器615-2的经解扩的 输出，W生成用于第一信道的早期码元(CH1早期）。在第四解扩块610-4中，相应乘法器615- 4使用经码片延迟的第一码对滤波器输出化ut[0]解扩，且相应累加器620-4在第一码的长 度上（码元周期）累加来自相应乘法器615-4的经解扩的输出，W生成用于第一信道的晚期 码元(CH1晚期）。晚期码元相对于早期码元晚一个码片。运是因为由于第一延迟元件630-1， 解扩在第四解扩块610-4中比在第二解扩块615-2中晚一个码片开始。
[0085] 为生成八抽头模式中的早期、准时和晚期码元，解扩电路230可W被交替地编程为 图6B和6C中所示的配置。例如，可使用将码路径配置到第四解扩块610-4的路由电路(未示 出）将解扩电路230交替地编程为图6B和6C中的配置。路由电路可包括一个或多个可编程开 关。例如，对于图6B中的配置，路由电路可被编程为形成第二码生成器625-2与第四解扩块 610-4中的乘法器615-4之间的路径。对于图6C中的配置，路由电路可被编程为形成第一码 生成器625-1与第四解扩块610-4中的乘法器615-4之间的通过延迟元件630-1的路径。
[0086] 路由电路也可被用来将解扩电路230编程为图6A中所示的配置。就此，对于图6A中 的配置，路由电路可被编程为形成第一码生成器625-1与第二解扩块610-2中的乘法器615- 2之间的通过第一延迟元件630-1的路径，并形成第二码生成器625-2与第四解扩块610-4中 的乘法器615-4之间的通过第二延迟元件630-2的路径。
[0087] 在一个实施例中，向量执行单元130可被编程(配置)为执行快速傅立叶变换(FFT) 操作，重用用于祀指电路205的组件。FFT操作可被用来将时域样本转换成频域样本。
[0088] 师占FFT而由W下巧随赤浊本夫!女.
[0089] 式(4)
[0090] 其中X1到x4是FFT的输入样本，八到7 4是FFT的输出样本，且W1巧Ij w44是4x4FFT矩 阵的矩阵系数。矩阵系数中的每一者可具有值+l、l、+j或-j，其中j是虚数。
[0091] 图7示出根据本公开的一实施例的可被实现在向量执行单元130中的FFT电路705 的示例。在图7所示的示例中，FFT电路705执行四点FFT操作，但将明白，本公开的各实施例 可W执行其他大小的FFT操作。
[0092] FFT电路705包括四个框710-1到710-4,其中每一个框接收输入到FFT电路705的样 本(例如，来自向量寄存器120)。为执行四点FFT操作，每一个框710-巧m〇-4接收四个输入 样本（即，Xl到x4)，并根据运四个输入样本来生成四个输出样本（即，yl到y4)中的相应一 个。例如，框710-1生成输出样本y 1。每一个框710-1到710-4包括配置成将每一输入样本乘 W相应矩阵系数的乘法器715-1到715-4, W及配置成在四个样本上累加相应乘法器715-1 到715-4的输出W生成相应输出样本的累加器720-1到720-4。
[0093] 高阶FFT操作(例如，16点FFT操作)可W用多个四点FFT操作来执行。运可W通过将 高阶FFT操作分解成多个阶段来进行，其中在每一阶段执行多个四点FFT操作。例如，16点 FFT操作可被分解成两个阶段，其中在每一阶段执行四个四点FFT操作。
[0094] 就此，图8示出了根据本公开的一实施例的可被实现在向量执行单元130中W执行 高阶FFT操作的FFT电路SOSdFFT电路805包括乘法器810和来自先前实施例的框710-巧。 710-4。对于第一阶段之后的每一阶段，在将样本输入到四个框710-1到710-4之前，乘法器 810将每一样本乘W旋转因子。旋转因子反映允许使用多个四点FFT操作来执行较高阶FFT 操作的较高阶FFT操作的属性。
[0095] FFT电路805可W重用祀指电路205的组件。例如，框710-1到710-4可W对应于解扩 电路230中的解扩块610-1到610-4。在另一示例中，乘法器715-1到715-4可对应于FIR滤波 电路220中的乘法器510-1至化10-4和515-1至化15-4中的四个乘法器。
[0096] 向量执行单元130还可被编程为处理重用用于实现祀指电路205的组件的码分多 址(CDMA)通信系统中的信号，如下文进一步讨论的。例如，向量执行单元130可被编程(配 置)来为包括基站网络的CDMA系统中的UE(例如，无线移动设备)执行时间捜索和/或码捜 索。CDMA系统中的每一基站可被配置成向CDMA系统的覆盖区域(蜂窝小区）内的肥提供服务 (例如，语音、数据和多媒体服务）。
[0097] 为定位CDMA系统中的基站，UE可首先捜索基站所广播的同步信号。同步信号可由 CDMA系统中的所有基站共用的主同步信道(P-SCH)码来扩展。P-SCH码是肥先验已知的；然 而，肥可能不知道P-SCH码的定时。
[0098] 图9是解说使用P-SCH码的时间同步的时间图。在运一示例中，基站使用包括时隙 序列的定时结构来传送信号。每一时隙可包括2560个码片或另一数目的码片。在每一时隙 的开始，基站可W传送用P-SC曲马来扩展的同步信号，其中P-SC曲马可包括256个码片或另一 数目的码片。在图9所示的示例中，PSCH码(例如，256)横跨时隙的时段(例如，2560个码片） 的百分之十。如下文进一步讨论的，向量执行单元130可被编程来捜索P-SCH码W确定时隙 的定时。
[0099] 图10示出根据本公开的一实施例的在向量执行单元130中实现的时间捜索电路 1005。时间捜索电路1005包括码生成器1025、串联地禪合的多个延迟元件1030-1到1030- (M-1)、W及多个解扩块1010-1到1010-M。每一解扩块1010-1到IOlO-M包括乘法器1015-1到 1015-M 和累加器 1020-1 到 1020-M。
[0100] 时间捜索电路1005可W重用来自祀指电路205的组件。例如，解扩块1010-1到 IOlO-M中的四个可对应于祀指电路205中的解扩块610-1到610-4,码生成器1025可对应于 祀指电路205中的码生成器625-1或625-2之一，且延迟元件1030-1到1030-(M-1)中的两个 可对应于祀指电路205中的延迟元件630-1和630-2。在一个方面，来自向量寄存器120的样 本可在被输入到时间捜索电路1005之前被旋转器210旋转和/或被FIR滤波电路220滤波。
[0101] 在操作中，码生成器1025生成P-SCH码，该P-SCH码沿多个延迟元件1030-1到1030- (M-I)向下传播。每一延迟元件1030-1到1030-(M-1)的输出提供P-SCH码的经不同时延的版 本，并且因此提供P-SCH码的不同经时移的版本。在一个方面，每一延迟元件1030-1到1030- (M-I)可具有一个码片的时延。在运一方面，延迟元件1030-1到1030-(M-1)所输出的P-SCH 码的各经时移的版本间隔开一个码片。P-SCH码的每一经时移的版本被馈送到解扩块1010- 1到1010-M中的相应一个解扩块，如在图10中所示。
[0102] 在每一解扩块1010-1到1010-M，相应乘法器1015-1到1015-M使用P-SCH码的相应 经时移的版本来将输入到时间捜索电路1005的样本解扩。相应累加器1020-1到1020-M在P- SCH码的长度上（例如，256个码片）累加相应乘法器1015-1到1015-M的输出W生成一个码 元。相应累加器1020-1到1020-M在P-SCH码的相应经时移的版本的开始处开始累加。
[0103] 解扩块1010-1到1010-M输出M个码元，其中每一码元对应于P-SCH码的一不同经时 移的版本，并且因此对应于不同时间假言。码元可被存储在向量寄存器120中W用于进一步 处理。在一个实施例中，码元可在被存储在向量寄存器120中之前在向量执行单元130中经 历附加处理。例如，每一码元可被舍入并饱和W将该码元转换成所需格式(例如，16SC15格 式)。
[0104] 在图9所示的示例中，N个时间假言920-1到910-N被用来确定时隙的边界。如果时 间假言920-1到920-N间隔开一个码片，且该时隙横跨2560个码片，则可需要2560个时间假 言（即，N = 2560)。如上所述，时间捜索电路1005-次生成与M个不同时间假言相对应的M个 码元。如果M小于N，则时间捜索电路1005可W在多次迭代期间生成与N个时间假言相对应的 N个码元，其中时间捜索电路1005在每次迭代中生成与M个时间假言相对应的M个码元。对于 每一迭代，输入到时间捜索电路1005的样本可相对于在前次迭代中输入到时间捜索电路 1005的样本移位达M个码片。
[0105] N个码元可被存储在向量寄存器120中W用于进一步处理。在一个方面，与基站的 时隙同步是通过确定每一码元的能量水平来达成的。在运一方面，UE可W假定与具有最高 能量水平的码元相对应的时间假言是与时隙边界对齐的时间，并且因此基于与具有最高能 量水平的码元相对应的时间假言来确定时隙边界的定时。因而，时间捜索电路1005可被用 来获取与基站的时隙同步。
[0106] 用于基站传输的定时结构还可包括包含多个时隙的帖。就此，图11示出包括15个 时隙的帖的示例，其中P-SCH码在每一时隙的开始处被传送。在图11中的示例中，每一时隙 横跨2560个码片且P-SC曲马横跨256个码片。将会领会，为了便于解说，图11并未按比例绘 制。
[0107] 如上所述，P-SCH码可被用来确定时隙边界的定时。然而，P-SCH码可不提供帖边界 的定时。运是因为P-SC曲马在帖的每一时隙中重复，并且因此不能在该帖中的第一时隙和该 帖中的其他时隙之间进行区分。为允许帖同步，定时结构可包括多个副SCH(S-SCH)码，其中 帖的每一时隙中的S-SCH码是不同的（在图11中表示为S-SCH 1到S-SCH 15)。在相应时隙 中，每一S-SCH码与P-SCH码并行地被传送，并且因此在该相应时隙中与P-SCH码在时间上对 齐。因而，基站在帖中传送包括15个不同S-SCH码的序列，其中S-SCH码中的每一者在该帖中 的相应时隙的开始处被传送。基站所传送的S-SC曲马的序列并且因此该帖的边界可W使用 码捜索来确定，如下文进一步讨论的。
[0108] 图12示出根据本公开的一实施例的在向量执行单元130中实现的码捜索电路 1205。如图12所示，码捜索电路1205可W重用在时间捜索电路1005中使用的解扩块1010-1 到IOlO-M中的一些或全部。码捜索电路1205还可包括多个码生成器1025-1到1025-M，其中 每一码生成器1025-1到1025-M生成与不同码假言相对应的不同码，如下文进一步讨论的。
[0109] 如上所述，基站可W传送包括15个时隙的帖，其中不同S-SCH码在该帖的每一时隙 中被传送。在一个方面，UE可先验地知晓帖的15个S-SCH码的多个可能序列（例如，15个S- SCH码的64个可能序列），并且对于每一序列，先验地知晓与该帖中的第一时隙相对应的S- SCH码。在运一方面，码捜索电路1205可被用来确定15个连贯时隙中的每一时隙中的S-SCH 码。在确定了 15个时隙中的每一时隙中的S-SCH码之后，UE可W确定针对一帖使用S-SCH码 的可能序列中的哪一序列。在确定了 S-SCH码的序列之后，肥可W根据与该帖的第一时隙相 对应的序列中的S-SCH码来确定该帖的第一时隙(并且因此确定该帖的边界）。
[0110] 现在将根据本公开的一个实施例来描述用于确定时隙之一中的S-SCH码的操作。 码捜索电路1205的输入样本被馈送到解扩块1010-1到IOlO-M中的每一者。为确定该时隙中 的S-SCH码，每一码生成器1025-1到1025-M生成该时隙的可能S-SCH码（例如，16个可能S- SCH码）中的不同一个S-SCH码。每一所生成的S-SCH码的开始可W与时隙边界在时间上对 齐，如使用上述P-SCH码确定的。每一所生成的S-SCH码被馈送到解扩块1010-1到IOlO-M中 的相应一个解扩块。
[0111] 在每一解扩块1010-1到1010-M，相应乘法器1015-1到1015-M使用相应S-SCH码来 对输入样本解扩。相应累加器1020-1到1020-M在S-SCH码的长度上(例如，256个码片）累加 相应乘法器1015-1到1015-M的输出W生成一个码元。相应累加器1020-1到1020-M在相应S- SCH码的开始处开始累加。
[0112] 在一个码元周期之后，解扩块1010-1到IOlO-M输出多个码元，其中每一码元对应 于可能的S-SCH码中的不同一个S-SCH码，并且因此对应于不同的码假言。码元可被存储在 向量寄存器120中W用于进一步处理。在一个方面，UE可W确定每一码元的能量水平，并且 基于与具有最高能量水平的码元相对应的S-SCH码来确定该时隙中的S-SCH码。
[0113] W上操作可针对15个时隙中的每一时隙重复W确定15个时隙中的每一时隙中的 S-SCH码。如上所述，在确定了 15个时隙中的每一时隙中的S-SCH码之后，肥可W确定被用于 一帖的S-SCH码的序列。在确定了S-SCH码的序列之后，UE可W根据与该帖的第一时隙相对 应的序列中的S-SCH码来确定该帖的第一时隙(并且因此确定该帖的边界）。
[0114] 在获取与基站的时隙和帖同步之后，肥可W标识基站所使用的导频码。例如，基站 可W传送用CDMA系统中的基站所使用的多个不同共用导频信道(CPICH)码之一来扩展的导 频信号。基站可W重复传送CPICH码。例如，基站可W在每一时隙中传送十次CPICH码，其 CPICH码包括256个码片且每一时隙横跨2560个码片。
[0115] 在一个方面，基站所使用的S-SCH码序列可对应于具有八个可能的CPICH码的码 群。在运一方面，在确定基站所使用的S-SCH码序列之后，肥可W基于所确定的S-SCH码序列 来确定基站的码群。UE随后可W基于该码群来将基站所使用的可能的CPICH码的数量降至 八个可能的CPI畑码。例如，可能存在64个码群，其中每一码群对应于来自512个可能的 CPICH码的八个CPICH码。
[0116] 现在将根据本公开的实施例来描述用于使用码捜索电路1205标识基站的导频 CPICH码的操作。码捜索电路1205的输入样本被馈送到解扩块1010-1到IOlO-M中的每一者。 为确定CPICH码，每一码生成器1025-1到1025-M可W生成基站的可能CPICH码中的不同一个 CPICH码。如上所述，基站的可能CPICH码可W基于该基站的码群从512个可能的CPICH码降 至八个。每一所生成的CPICH码可W根据上述P-SCH码所提供的时隙定时在时间上对齐。每 一所生成的CPICH码被馈送到解扩块1010-1到IOlO-M中的相应一个解扩块。
[0117] 在每一解扩块1010-1到1010-M，相应乘法器1015-1到1015-M使用相应CPICH码来 对输入样本解扩。相应累加器1020-1到1020-M在CPICH码的长度上(例如，256个码片）累加 相应乘法器1015-1到1015-M的输出W生成一个码元。相应累加器1020-1到1020-M可在相应 CPICH码的开始处开始累加。
[0118] 在一个码元周期之后，解扩块1010-1到IOlO-M输出多个码元，其中每一码元对应 于可能的CPICH码中的不同一个CPICH码，并且因此对应于不同的码假言。码元可被存储在 向量寄存器120中W用于进一步处理。在一个方面，UE可W确定每一码元的能量水平，并且 基于与具有最高能量水平的码元相对于CPICH码来标识基站的CPICH码。将明白，用来执行 码捜索W寻找S-SCH码和CPICH码的解扩块1010-1到IOlO-M的数量可W不同。
[0119] -旦知晓了基站的CPICH码，UE就可通过使用CPICH码对导频信号解扩来使用 CPIC曲马接收来自基站的导频信号。UE可W使用导频信号来例如执行基站的定时和/或相位 估计。UE还可使用导频信号来测量基站的信号质量，其中信号质量可W被表达为收到信号 码功率(RSCP)、每码片能量干扰比化c/Io)，等等。
[0120] 在一个实施例中，UE可W使用CPICH码和时间捜索电路1005来确定来自基站的多 径信号的到达时间W用于祀指处理。现在将描述用于使用时间捜索电路1005来确定多径信 号的到达时间的操作。
[0121] 参考图10，码生成器1025生成CPICH码，该CPICH码沿多个延迟元件1030-1到1030- (M-I)向下传播。每一延迟元件1030-1到1030-(M-1)的输出提供CPICH码的经不同时延的版 本，并且因此提供CPICH码的不同经时移的版本。在一个方面，每一延迟元件1030-1到1030- (M-I)可具有一个码片的时延。在运一方面，延迟元件1030-1到1030-(M-1)所输出的CPICH 码的各经时移的版本间隔开一个码片。CPICH码的每一经时移的版本被馈送到解扩块1010- 1到1010-M中的相应一个解扩块，如在图10中所示。
[0122] 在每一解扩块1010-1到1010-M，相应乘法器1015-1到1015-M使用CPICH码的相应 经时移的版本来将输入到时间捜索电路1005的样本解扩。相应累加器10 20-1到1020-M在 CPICH码的长度上(例如，256个码片）累加相应乘法器1015-1到1015-M的输出W生成一个码 元。相应累加器1020-1到1020-M在CPICH码的相应经时移的版本的开始处开始累加。
[0123] 解扩块1010-1到IOlO-M输出M个码元，其中每一码元对应于CPICH码的不同经时移 的版本，并且因此对应于不同时间假言。码元可被存储在向量寄存器120中W用于进一步处 理。如果需要不止M个时间假言，则时间捜索电路1005可W在多次迭代期间生成与所需数量 的时间假言相对应的码元，其中时间捜索电路1005在每次迭代中生成与M个时间假言相对 应的M个码元。对于每一迭代，输入到时间捜索电路1005的样本可相对于在前次迭代中输入 到时间捜索电路1005的样本移位达M个码片。
[0124] 与不同时间假言相对应的码元可被存储在向量寄存器120中W用于进一步处理。 在一个方面，UE可W确定码元的能量水平，并且寻找码元的能量水平的一个或多个峰值W 确定多径信号的到达时间。例如，UE可W确定与具有最高能量水平的码元相对应的时间假 言对应于多径信号（例如，直接路径信号）中的最强信号的到达时间。UE还可W确定与码元 的能量水平中的其他峰值相对应的时间假言对应于其他多径信号(例如，反射信号）的到达 时间。在确定了多径信号的到达时间之后，肥可W将每一多径信号指派给分开的祀指操作。
[0125]例如，向量执行单元130可包括多个祀指电路，其中每一祀指电路是使用图2中所 示的祀指电路205来实现的并且每一祀指电路被指派给多径信号之一。在运一示例中，每一 祀指电路的定时是根据所确定的指派给该祀指电路的多径信号的到达时间来初始化的。在 另一示例中，祀指电路205可W按时分方式来执行用于多径信号中的每一者的祀指处理。 [01%]在一个实施例中，向量执行单元130可被编程为通过重新配置到解扩块1010-1到 10IO-M的乘法器1015-1到1015-M的码路径来(例如，在不同的时间）实现时间捜索电路1005 和码捜索电路1205。就此，图13示出了示例性解扩电路1305,它可被编程为在时间捜索模式 中实现时间捜索电路1005W及在码捜索模式中实现码捜索电路1205。解扩电路1305包括多 个复用器1310-1到1310-(M-1)，其中每一乘法器对应于解扩块1010-1到IOlO-M之一。每一 复用器1310-1到1310-(M-1)被配置成将相应解扩块1010-1到IOlO-M中的乘法器1015-1到 1015-M选择性地禪合到对应的延迟输出W用于时间捜索，或禪合到对应的码生成器1025-1 到1005-MW用于码捜索。
[0127]在解扩电路1305被编程为在时间捜索模式中实现时间捜索电路1005时，每一复用 器1310-1到mO-(M-l)将相应解扩块1010-1到IOlO-M中的乘法器1015-1到1015-M禪合到 图10中所示的对应延迟输出。
[01%]在解扩电路1305被编程为在码捜索模式中实现码捜索电路1205时，每一复用器 1310-1到mO-(M-l)将相应解扩块1010-1到IOlO-M中的乘法器1015-1到1015-M禪合到图 12中所示的对应码生成器1025-2到1025-(M-1)。在运一实施例中，解扩块1010-1到IOlO-M 可重用于时间捜索电路1005和码捜索电路1205,从而高效地重用各组件。
[0129] 因而，本公开的各实施例允许向量执行单元130执行时间捜索和码捜索两者。在一 个方面，向量执行单元130可W执行时间捜索W确定基站所传送的P-SCH码的定时。因为P- SCH码与时隙的开头对齐，所WP-SCH码的定时允许UE获取与基站的时隙同步。在时隙同步 之后，向量执行单元130可W执行码捜索W确定基站所传送的S-SCH码序列。所确定的S-SCH 序列可被用来获取与基站的帖同步和/或确定基站所使用的码群，如上所述。向量执行单元 130随后可执行码捜索W确定基站所使用的CPICH码。码捜索中使用的候选CPICH码的数量 可基于所确定的基站的码群而被降低(例如，从512个CPICH码降至八个候选CPICH码）。肥随 后可通过用CPIC曲马对导频信号解扩来使用CPIC曲马从基站接收导频信号。如上所述，导频 信号可被用来执行基站的定时和/或相位估计，测量基站的信号质量，等等。
[0130] 将明白，用来在接收机(例如，UE)处对样本解扩的每一码可W是在发射机(例如， 基站)处用来将对应信号扩展的对应码的复共辆。此外，将明白，每一样本和每一码元可W 是复数，并且上述电路中的乘法器中的每一者可W是用于执行复数乘法的复数乘法器。
[0131] 如上所述，FIR滤波电路220确定与用来生成输入到祀指电路205的样本的ADC的采 样时间有微小码片周期偏移的样本值。在一个方面，FIR滤波电路220所提供的微小码片周 期偏移可被调谐。例如，FIR滤波电路220可被设置成多个不同微小码片周期偏移，例如通过 调整滤波系数。解扩电路230可被用来确定针对微小码片周期偏移中的每一者的码元。FIR 滤波电路220随后可被调谐到与造成最高能量水平的码元相对应的微小码片周期偏移。
[0132] 虽然W上使用CDMA的示例讨论了本公开的各实施例，但将明白，本公开的各实施 例不限于CDMA且可被用来执行用于其他通信技术的时间捜索和/或码捜索，包括例如时分 多址(TDMA )、频分多址(FDMA )、正交频分多址(OFDMA )、单载波频分多址(SC-FDMA )，等等。
[0133] 图14解说根据本公开的一实施例的用于信号捜索的方法1400。
[0134] 在步骤1410,接收信号的样本。例如，样本可W是在UE处从基站接收到信号的样 本。
[0135] 在步骤1420,生成多个不同码，每一码对应于不同码假言。例如，多个不同码可W 由多个码生成器(例如，码生成器1025-1到1025-M)生成。码可包括不同导频码（例如，不同 CPICH码）。
[0136] 在步骤1430,使用码来并行地解扩样本的至少一部分，W生成每一码的经解扩的 样本。例如，样本可由多个解扩块(例如，解扩块1010-1到1010-M)并行地解扩，其中每一解 扩块使用各码中的不同一个码来对样本解扩。
[0137] 在步骤1440,在码的长度上累加每一码的经解扩的样本。例如，可由多个累加器 (例如，累加器1020-1到1020-M)中的相应一个累加器来在码的长度(例如256个码片)上累 加关于每一码的经解扩的样本。
[0138] 方法1400可任选地包括接收第二样本。在一个方面，第二样本可包括与在步骤 1410中接收到的第一样本相同的样本。例如，第一和第二样本可W通过从向量寄存器120读 取相同的样本两次来提供。在另一方面，第二样本可包括与第一样本相同的样本中的一些。 例如，从向量寄存器120读取W提供第一样本的样本可W与从向量寄存器120读取W提供第 二样本的样本交叠。在第=方面，第一和第二样本可包括完全不同的样本。
[0139] 方法1400还可任选地包括将码移位不同时间延迟W生成多个经时移的码，每一经 时移的码对应于不同时间假言。例如，该码可W由串联禪合的多个延迟元件（例如，延迟元 件1030-1到1030-(M-1))来进行时移W生成多个经时移的码。
[0140] 方法1400还可任选地包括使用经时移的码并行地对第二样本的至少一部分解扩 W生成每一经时移的码的经解扩样本，来。例如，样本可由多个解扩块(例如，解扩块1010-1 到1010-M)并行地解扩，其中每一解扩块使用各经时移的码中的不同一个经时移的码来对 样本解扩。
[0141] 方法1400可进一步任选地包括在每一经时移的码的长度上累加关于该经时移的 码的经解扩的样本。
[0142] 在一个方面，使用所生成的码并行地解扩第一样本的至少一部分W及使用经时移 的码并行地解扩第二样本的至少一部分的步骤两者可W使用相同的多个解扩块(例如，解 扩块1010-1到1010-M)在不同的时间执行。在运一方面，方法1400可任选地包括将到解扩块 的多个码路径从第一配置重新配置成第二配置，其中在第一配置中，码路径将所生成的码 输入到解扩块，并且在第二配置中，码路径将经时移的码输入到解扩块。例如，可W使用多 个复用器(例如，复用器1310-1到mo-(M-i))将到解扩块的码路径从第一配置重新配置成 第二配置。在第一配置中，复用器可W将码路径配置成将解扩块禪合到多个码生成器（例 如，码生成器1025到1025(M-1))，其中各码生成器生成不同的码。第一配置的示例在图12中 示出。在第二配置中，复用器可W将码路径配置成将解扩块禪合到多个延迟元件（例如，延 迟元件1030到1030(M-1))，其中延迟元件对码进行时移W生成经时移的码。第二配置的示 例在图10中示出。
[0143] 在一个方面，重新配置码路径的步骤可W在使用所生成的码并行地解扩第一样本 的至少一部分W及使用经时移的码并行地解扩第二样本的至少一部分的步骤之间执行。例 如，复用器可W响应于在时间捜索模式中操作的指令(例如，来自指令分派电路140)将码路 径从第一配置重新配置成第二配置。复用器可W响应于在码捜索模式中操作的指令(例如， 来自指令分派电路140)将码路径从第二配置重新配置成第一配置。
[0144] 本领域技术人员将领会，结合本文公开所描述的各种解说性框和步骤可被实现为 电子硬件、计算机软件、或两者的组合。为清楚地说明硬件与软件的运一可互换性，各种解 说性组件、框、和步骤在上面是W其功能性的形式作一般描述的。此类功能性是被实现为硬 件还是软件取决于具体应用和施加于整体系统的设计约束。技术人员可针对每种特定应用 W不同方式来实现所描述的功能性，但此类实现决策不应被解读为致使脱离本发明的范 围。
[0145] 结合本文中的公开描述的各种解说性框可用通用处理器、数字信号处理器(DSP)、 专用集成电路(ASIC)、现场可编程口阵列(FPGA)或其他可编程逻辑器件、分立的口或晶体 管逻辑、分立的硬件组件、或其设计成执行本文中描述的功能的任何组合来实现或执行。通 用处理器可W是微处理器，但在替换方案中，处理器可W是任何常规的处理器、控制器、微 控制器、或状态机。处理器还可W被实现为计算设备的组合，例如DSP与微处理器的组合、多 个微处理器、与DSP核屯、协同的一个或多个微处理器、或任何其它此类配置。
[0146] 结合本文的公开所描述的方法或算法的步骤可直接在硬件中、在由处理器执行的 软件模块中、或在运两者的组合中实施。软件模块可驻留在RAM存储器、闪存、ROM存储器、 EPROM存储器、EEPROM存储器、寄存器、硬盘、可移动盘、CD-ROM或者本领域中所知的任何其 他形式的存储介质中。示例性存储介质禪合到处理器W使得该处理器能从/向该存储介质 读写信息。在替换方案中，存储介质可W被整合到处理器。处理器和存储介质可驻留在ASIC 中。ASIC可驻留在用户终端中。替换地，处理器和存储介质可作为分立组件驻留在用户终端 中。
[0147] 在一个或多个示例性设计中，所描述的功能可W在硬件、软件、固件、或其任何组 合中实现。如果在软件中实现，则各功能可W作为一条或多条指令或代码存储在计算机可 读介质上或藉其进行传送。计算机可读介质包括计算机存储介质和通信介质两者，包括促 成计算机程序从一地向另一地转移的任何介质。存储介质可W是可被通用或专用计算机访 问的任何可用介质。作为示例而非限定，运样的计算机可读介质可W包括RAM、R〇M、邸PROM、 CD-ROM或其他光盘存储、磁盘存储或其他磁存储设备、或能被用来携带或存储指令或数据 结构形式的期望程序代码手段且能被通用或专用计算机、或者通用或专用处理器访问的任 何其他介质。另外，任何连接可在设及所传送信号的非瞬态存储的程度上被正当地称为计 算机可读介质。例如，在信号留存在存储介质或设备存储器上的传输链中达任何非瞬态时 间长度的程度上，如果软件是使用同轴电缆、光纤电缆、双绞线、数字订户线(D化）、或诸如 红外、无线电、W及微波等无线技术从web站点、服务器或其它远程源传送而来的，则该同轴 电缆、光纤电缆、双绞线、D化、或诸如红外、无线电W及微波等无线技术就被包括在介质的 定义里。如本文中所使用的盘(disk)和碟(disc)包括压缩碟(CD)、激光碟、光碟、数字多用 碟(DVD)、软盘和蓝光碟，其中盘(disk)往往W磁的方式再现数据，而碟(disc)用激光W光 学方式再现数据。上述的组合应当也被包括在计算机可读介质的范围内。
[0148]提供对本公开的先前描述是为使得本领域任何技术人员皆能够制作或使用本公 开。对本公开的各种修改对本领域技术人员而言将容易是显而易见的，并且本文中所定义 的普适原理可被应用到其他变型而不会脱离本公开的精神或范围。由此，本公开并非旨在 被限定于本文中所描述的示例，而是应被授予与本文中所公开的原理和新颖特征相一致的 最广范围。
【主权项】
1. 一种向量处理器，包括： 多个码生成器，其中每个码生成器被配置成生成对应于不同码假言的不同码；以及 耦合至用于接收信号样本的公共输入端的多个解扩块，其中每个解扩块被配置成用所 述码中的不同的一个码来解扩所述样本的至少一部分以生成相应的经解扩样本并且在该 码的长度上累加相应的经解扩样本。2. 如权利要求1所述的向量处理器，其特征在于，每一码包括不同的导频码。3. 如权利要求2所述的向量处理器，其特征在于，每一导频码包括不同的公共导频信道 (CPICH)码。4. 如权利要求1所述的向量处理器，其特征在于，每一码包括不同的副同步信道（S-SCH)码。5. -种向量处理器，包括： 多个码生成器，其中每个码生成器被配置成生成对应于不同码假言的不同码； 串联耦合的多个延迟元件，其中所述延迟元件被配置成将由所述码生成器之一生成的 码移位不同的时间延迟以生成多个经时移的码，每个经时移的码对应于不同的时间假言； 以及 耦合到用于接收第一和第二信号样本的公共输入端的多个解扩块； 其中在时间搜索模式中，每一解扩块被配置成使用所述经时移的码中的不同一个经时 移的码来解扩所述第一样本的至少一部分，并且在码搜索模式中，每一解扩块被配置成使 用由所述码生成器所生成的码中的不同一个码来解扩所述第二样本的至少一部分。6. 如权利要求5所述的向量处理器，其特征在于，在所述码搜索模式中，由所述码生成 器生成的每一个码包括不同的导频码。7. 如权利要求6所述的向量处理器，其特征在于，每一导频码包括不同的公共导频信道 (CPICH)码。8. 如权利要求5所述的向量处理器，其特征在于，在所述时间搜索模式中，由所述码生 成器中的所述一个码生成器所生成的码包括同步信号。9. 如权利要求8所述的向量处理器，其特征在于，所述同步信号包括主同步信道(P-SCH)码。10. 如权利要求6所述的向量处理器，其特征在于，每一延迟元件具有约等于一个码片 的时间延迟。11. 如权利要求6所述的向量处理器，其特征在于，进一步包括： 多个复用器，其中每一复用器耦合到所述解扩块中的相应一个解扩块，并且每一复用 器被配置成在所述码搜索模式中将相应解扩块耦合到所述码生成器中的一个码生成器，以 及在所述时间搜索模式中将相应解扩块耦合到所述延迟元件中的一个延迟元件。12. 如权利要求11所述的向量处理器，其特征在于，所述复用器被配置成接收在所述码 搜索模式中操作的第一指令、响应于所述第一指令将所述解扩块耦合到相应码生成器、接 收在所述时间搜索模式中操作的第二指令、以及响应于所述第二指令将所述解扩块耦合到 相应延迟元件。13. -种信号搜索方法，包括： 接收信号样本； 生成多个不同的码，每一个码对应于不同的码假言； 使用所生成的码并行地解扩所述样本的至少一部分以生成关于每一码的经解扩的样 本；以及 在每一个码的长度上累加关于该码的经解扩的样本。14. 如权利要求13所述的方法，其特征在于，每一码包括不同的导频码。15. 如权利要求14所述的方法，其特征在于，每一导频码包括不同的公共导频信道 (CPICH)码。16. 如权利要求13所述的方法，其特征在于，进一步包括： 接收所述信号的第二样本； 将码时移不同时间延迟以生成多个经时移的码，每一经时移的码对应于不同时间假 言； 使用经时移的码并行地解扩所述第二样本的至少一部分以生成关于每一经时移的码 的经解扩的样本;以及 在每一个经时移的码的长度上累加关于该经时移的码的经解扩的样本。17. 如权利要求16所述的方法，其特征在于，被时移的码包括同步信号。18. 如权利要求17所述的方法，其特征在于，所述同步信号包括主同步信道(P-SCH)码。19. 如权利要求16的方法，其特征在于，使用所生成的码并行地解扩所述第一样本的至 少一部分以及使用经时移的码并行地解扩所述第二样本的至少一部分是使用相同的多个 解扩块在不同的时间执行的。20. 如权利要求19所述的方法，其特征在于，进一步包括将到所述解扩块的多个码路径 从第一配置重新配置成第二配置，其中在所述第一配置中，所述码路径将所生成的码输入 到所述解扩块，并且在所述第二配置中，所述码路径将经时移的码输入到所述解扩块。21. 如权利要求20所述的方法，其特征在于，重新配置所述码路径是在使用所生成的码 并行地解扩所述第一样本的至少一部分以及使用经时移的码并行地解扩所述第二样本的 至少一部分的步骤之间执行的。22. -种用于信号搜索的设备，包括： 用于接收信号的样本的装置； 用于生成多个不同的码的装置，每一个码对应于不同的码假言； 用于使用所生成的码并行地解扩所述样本的至少一部分以生成关于每一码的经解扩 的样本的装置;以及 用于在每一个码的长度上累加关于该码的经解扩的样本的装置。23. 如权利要求22所述的设备，其特征在于，每一码包括不同的导频码。24. 如权利要求23所述的设备，其特征在于，每一导频码包括不同的公共导频信道 (CPICH)码。25. 如权利要求22所述的设备，其特征在于，进一步包括： 用于接收所述信号的第二样本的装置； 用于通过将码时移不同时间延迟以生成多个经时移的码的装置，每一经时移的码对应 于不同时间假言； 用于，使用经时移的码并行地解扩所述第二样本的至少一部分以生成关于每一经时移 的码的经解扩的样本的装置;以及 用于在每一个经时移的码的长度上累积关于该经时移的码的经解扩的样本的装置。26. 如权利要求25所述的设备，其特征在于，被时移的码包括同步信号。27. 如权利要求26所述的设备，其特征在于，所述同步信号包括主同步信道(P-SCH)码。28. 如权利要求25所述的设备，其特征在于，所述用于使用所生成的码并行地解扩所述 第一样本的至少一部分的装置和所述用于使用经时移的码解扩所述第二样本的至少一部 分的装置共享多个码输入端。29. 如权利要求28所述的设备，其特征在于，进一步包括用于将到所述多个码输入的多 个码路径从第一配置重新配置成第二配置，其中在所述第一配置中，所述码路径将所生成 的码输入到所述码输入端，并且在所述第二配置中，所述码路径将经时移的码输入到所述 码输入端。30. 如权利要求29所述的设备，其特征在于，进一步包括用于接收在时间搜索模式中操 作所述设备的指令的装置，其中所述用于重新配置的装置响应于所述指令将所述码路径从 所述第一配置重新配置成所述第二配置。
【文档编号】H04B1/707GK105981304SQ201580006347
【公开日】2016年9月28日
【申请日】2015年1月28日
【发明人】R·汗, G·辛加拉韦鲁
【申请人】高通股份有限公司