一种捷变收发器架构的制作方法
【专利摘要】一种包括接收信道的捷变收发器，该接收信道包括一个输入端，一个粗跟踪滤波器连接所述输入端，所述粗跟踪滤波器包括一组至少两个带通滤波器，用于将来自输入端的信号滤波为至少两个粗通带，连接粗跟踪滤波器的输出端的混频器；连接所述混频器的本地振荡器，用于与粗跟踪滤波器的输出混合并将一所需要的粗通带转移到接近一基带；用于将转移后的所需要的粗通带滤波为细通带的一个细跟踪滤波器；以及一个带通ΣΔ解调器，用于将细通带中的信号由模拟转换成数字。所述捷变收发器可以包括一个相应的发射信道。
【专利说明】一种捷变收发器架构
[0001]与相关申请的相互引用
本申请要求申请日为2013年12月31日，申请序列号为14/144,767的美国专利申请的优先权及其相关权益。在此通过引用其整体并入本文。
技术领域
[0002]本发明涉及射频(RF)收发器，特别涉及一种可重构建/可编程射频(RF)收发器。
【背景技术】
[0003]对于可重构建/或者可编程的射频收发器的研究已经有好些年了。现行的一种通用解决方式是将几个不同应用范围的射频收发模块集成到一起以提供一些有限的可配置性。然而，这种架构不具备可升级性。因为对于不同频率增加后续的支持需要对射频收发器进行较为明显的重新设计。在具备轻便、低成本和低功耗等特性的前提下，还需要一个用于处理各种无线信号的通用平台。此外，还需要一种可以在一微秒内被配置以支持不同的应用的射频收发器。现有的技术难以实现这些特性。
[0004]J.L.Shanton在出版于2009年的《IEEE军事通信会议》第1-5页的“软件实现射频变换，”中介绍了一种定义射频架构的软件。它扩展了现有的高频/甚高频/超高频(HF/VHF/UHH射频功能。然而，所公开的射频主要工作在低频段，而不在高频带通信。
[0005]J.Craninckx等人在出版于2007年的《IEEE国际固体电子电路会议》的第346-607页中的“用0.13 pm的CMOS工艺实现的一个完全可配置的用软件定义的射频收发器”描述了一个用软件定义的射频装置。请参阅图1A，这种射频装置可支持1-5GHZ RF信号处理并且其用于接收的可配置基带带宽为0.35MHz到23MHz，用于发送的可配置基带带宽为I至16MHz。Craninckx没有公开应用开关速度。然而，如图1B显示的Craninckx所使用的本地振荡器(LOJocal oscillator)生成结构，其开关时间预计长达几十微秒，因为LO的切换受到有限的环路带宽控制，这需要很长的初始化时间。
[0006]请参阅图2，1.Hatai , 1.Chakrabarti在出版于2010年的《IEEE国际控制和处理技术交流会议》的第346-607页中的“一个高速，无ROM直接数字频率合成的用软件定义的射频系统，”公开了用直接数字合成(DDS)器作为LO的用软件定义的射频装置。如此能够提供一种非常快速的信道切换时间。然而，这样的配置通常被综合的时钟的低输出频率所限制，而其通常是输入时钟频率的一个片段。这表明为了获得一个宽频带的射频设备需要让DDS在非常高的频率下运行。然而，在这种非常高的频率下运行会导致过大的功率消耗。同时也可能产生DDS毛刺信号的问题，这可能产生高达-40 dBc的高频输出。
[0007]在现有技术中，如先进的数字的集成电路技术到来，人们试图直接使前端低噪声放大器(LNA，low noise amplifier)的输入信号数字化并在具有巨大灵活性的数字域中执行信号处理。
[0008]D.Agarwal, C.R.Anderson,和 P.M.Athanas在出版于2005年的《IEEE高速系统原型设计的国际研讨会》的第121-127页的“一个GHz的超宽带收发器原型试验平台”公开了一个如图3所示的架构的试验平台。这种结构采用多个高速模拟数字转换器(ADC，analogto digital converter)，以一个较高的聚合率进行隔行扫描取样。然而，实际处理的信号的带宽受到每个ADC执行的限制。许多其他的尝试也采用了类似的架构。虽然这种架构可以提供快速频道切换，由于并行带宽的处理，这种架构需要非常高的动态范围的ADC。因此，相应的功率消耗是非常高的，这使得这种架构难以融入一些实际应用中。更进一步，这种架构的高功耗会急剧地增加一个信号带宽。因此这种架构难以使用到超宽带的实际应用中。
[0009]请参阅图4，R.Bagheri , A.Mirzaei , S.Chehrazi , M.E.Heidari , MinjaeLee, M.Mikhemar, Wai Tang,和 A.A.Abidi在出版于2006年的《IEEE JSSC》的第41 卷，第12号的2860-2876页的“一个在90纳米CMOS工艺下用800MHz-6GHz的软件定义射频收发器”中从低功耗抗锯齿滤波器的角度描述了一个射频收发器，用于研发窗口化的集成采集器和时钟可编程的离散时间模拟滤波器的可编程性。所公开的射频接收器具有宽频带的射频频率。它的前端包括一个低噪声放大器和一个用于覆盖所需带宽的跨度为800MHz到6GHz宽调谐范围的合成器。基于它的窄带宽的信号处理，这个接收器实现了低功耗。这种接收器的功耗与其他用户化的射频接收器的功耗在同一量级上。然而，它的离散滤波方案不可避免地引入了在切换时钟信号时引起的毛刺信号。同时，它的频率合成器也不能实现快速切换信道并且所需切换时间要长于几十微秒。
[0010]请参阅图5，K.Koli, S.Kall1inen, J.Jussi Ia, P.Sivonen ,和 Α.Parssinen在出版于2010年12月的《IEEE JSSC》的第45卷，12号的2807-2818页的“一个在65纳米CMOS工艺下900MHz的Σ Δ射频收发器”中公开了一个基于直接下变频、用于直接转变为射频信号的Σ △反馈信号和N通道的滤波技术的Σ △射频收发器架构。这种设计在窄带宽下处理信号并且研究出了 Σ Δ信号调制以达到极佳的信噪失真比(SNDR，Signal toNoise-pIus-Distort1n Rat1)和低功耗的效果。然而，这种架构依赖于一个用于配置电路中心频率的L0，因而这种架构不能实现快速切换信道。
[0011]N.Beilleau, H.Aboushady, F.Montaudon,和A.Cathelin在出版于2009年的《IEEE RFIC》的第383-386页的“一个在130纳米CMOS工艺下用于SDR ISM-band的接收器的1.3V 26mV 3.2GS/s欠采样的LC带通的Σ Δ ADC"中公开了一个欠采样LC带通Σ Δ调制器。这个调制器能够将从低噪声放大器(LNA)传递过来的信号直接转换为数字信号。这种架构基于低频带信号处理能够达到低功耗和适宜的信号SNDR的效果。然而，如图6所示的这种设计缺乏可调谐性因而不能够处理很宽频率的射频信号。
[0012]综上所述，现在需要一种能够实现快速切换信道的、所覆盖的频带宽的、不用过高能耗的射频架构。本发明公开的实施例解决了这些问题和其他一些需求。
【发明内容】
[0013]本发明的第一个实施例中，一个带有接收信道的捷变收发器(agiIetransceiver)包括:一个连接到输入端的粗跟踪滤波器(coarse tracking f ilter)，所述粗跟踪滤波器包括一组至少两个带通滤波器，用于将来自输入端的信号过滤为至少两个粗通带(coarse pass band);连接粗跟踪滤波器的输出端的混频器(mixer);连接所述混频器的可选频本地振荡器(selected local oscillator)，用于与所述粗跟踪滤波器的输出混合并将一所需要的粗通带转移到接近一基带；一个细跟踪滤波器(f ine trackingfilter),用于将转移后的所需要的所述粗通带过滤为细通带；以及一个带通Σ △解调器(band pass Σ Δ demodulator)，用于将所述细通带中的信号由模拟转换成数字。
[0014]本发明的另一个实施例中，一个捷变收发器包括:发射信道，所述发射信道包括一个带通Σ Δ调制器(band pass Σ Δ modulator)，用于将来自一发射输入端的信号由数字转换为模拟;一个细跟踪滤波器，用于将所述带通Σ Δ调制器的输出过滤为细发射通带;一个连接所述细跟踪滤波器的输出端的混频器;一个连接所述混频器的本地振荡器，用于与所述细跟踪滤波器的输出混合，并将所述细发射通带转移到一个所需要的粗发射通带；以及一个连接所述混频器的输出端的粗跟踪滤波器，所述粗跟踪滤波器包括一组至少两个带通滤波器，所述粗跟踪滤波器用于对来自所述混频器的不在所述所需要的粗发射通带中的信号进行滤波。
[0015]本发明的又一个实施例中，一个实现带通Σ △调制器，混频器及细跟踪滤波器的电路包括:一个带通Σ Δ调制器，其包括DjIjDN的比特输出及DjIjDN的反转比特输出；一个本地振荡器(LO)，其包括输出LO及输出LO的反转输出，其中DJljDN的每一比特及DJljDN反转的每一反转比特都分别连接到两对相应的FETs的一个相应的栅极，每对FETs中的FETs的漏极相连;其中栅极与反转比特连接的每个FET的源极都与一个电压源连接;其中每个这样的FET的源极连接到一个电感，所称这样的FET属于一对相应的FETs，该对FETs具有一非反转比特连接到该FET的栅极，所述电感通过一个电阻连接到所述电压源；其中每个第二 FET的源极连接到第二电感，第二 FET属于一对相应的FETs，该对FETs具有一非反转比特连接到所述FET的栅极，所述第二电感通过第二电阻连接到所述电压源;每一比特所连接的一对相应的FETs的相连的漏极与一个相应的FET的源极连接，该相应的FET的栅极连接所述输出L0，该相应的FET的漏极接地;及每一比特所连接的第二对相应的FETs的相连的漏极与一个相应的FET的源极连接，该相应的FET的栅极连接所述输出LO的反转输出，该相应的FET的漏极接地。
[0016]本发明的再一个实施例中，一个提供包括接收信道的捷变收发器的方法包括:构建一个连接输入端的粗跟踪滤波器，所述粗跟踪滤波器包括一组至少两个带通滤波器，用于将来自输入端的信号过滤为至少两个粗通带;构建一个与所述粗跟踪滤波器的输出端连接的混频器;构建一个与所述混频器连接的本地振荡器，用于与粗跟踪滤波器的输出混合并将一个所期望的粗通带转移到接近于基频带;构建一个细跟踪滤波器用于将转移后的所需要的粗通带过滤为细通带；以及构建一个带通Σ △解调器，用于将细通带中的信号由模拟转换成数字。
[0017]本发明的其它的一个实施例中，一个提供包括发射信道的捷变收发器的方法包括:构建一个与一发射输入端连接的带通Σ △调制器，用于将来自发射输入端的信号由数字转换为模拟;构建一个细跟踪滤波器，用于将带通Σ Δ调制器的输出过滤为细发射通带；构建一个与细跟踪滤波器的输出端连接的混频器;构建一个连接混频器的可选频本地振荡器，用于与细跟踪滤波器的输出混合，并将细发射通带转移到一个所需要的粗发射通带;及构建一个连接混频器的输出端的粗跟踪滤波器，其包括一组至少两个带通滤波器;该粗跟踪滤波器用于对来自混频器的不在所需要的粗发射通带中的信号进行滤波。
[0018]本发明的实施例的上述和/或附加的方面和优点从结合下面附图对实施例的描述中将变得明显和容易理解。在下面的附图和详细描述中，标号表示各种各样的元件，其中自始至终相同或类似的标号表示相同或类似的元件。
【附图说明】
[0019]图1A为现有技术的一个软件定义的射频架构，以及图1B为现有技术的用于图1A所示的射频的LO发生器架构；
图2为现有技术的使用直接数字合成器(DDS)作为LO源的软件定义的射频架构；
图3为现有技术的软件定义的超宽带通信系统；
图4为现有技术的软件定义的射频架构的抗锯齿采样器和随后抽取平台；
图5为现有技术的四阶直接delta-sigma接收器；
图6为现有技术的基于一个LC带通Σ Δ调制器的射频接收器架构；
图7为本发明公开的一个包括接收信道和发射信道的捷变收发器结构框图；
图8A，8B及SC为本发明公开的如图7所示的捷变收发器的仿真结果；
图9为本发明公开的一个在如图7所示的发射信道中结合带通Σ Δ调制器，混频器和细跟踪滤波器的电路；
图10为本发明公开的一个接收模式下的配置接收信道的流程示意图；
图11为本发明公开的一个发射模式下的配置发射信道的流程示意图。
【具体实施方式】
[0020]下文描述中提供了许多不同的实施方式或例子用来实现本发明的实施方式的不同结构。本领域的技术人员能够理解本发明可以应用于除以下所列举的实施例外的其它实施方式中。在某些实施例中，一些熟知的技术特征未被描述以免使得本发明变得模糊不清。
[0021]图7为根据本发明公开内容的捷变射频收发器架构的结构框图。图中显示了捷变收发器的接收信道10和发射信道12。接收信道10包括一个天线14，一个低噪声放大器(LNA)16，一个粗跟踪滤波器22，一个使用固定频率合成器(fixed frequencysynthesizer )20的可切换LO发生器18，一个受可选频的本地振荡器(LO) 86驱动的混频器24，一个细跟踪滤波器26，一个可配置的带通Σ △解调器28及一个数字的多相处理器(digital poly-phase processor)30。如图7所示的接收信道具有宽带宽覆盖率，可能达到
0.1-20GHZ，同时能够实现快速的信道切换(可以达到少于100纳秒)，也具备低功耗的特性。在某些实施例中，一个可选择的数模转换器(D/A) 32可能跟随着数字多相处理器30，用于将数字多相处理器30的数字信号的输出转换为模拟信号的输出33。该模拟信号的输出33能够提供后续的兼容性以适配现有的一些可能只接收模拟基带信号的射频设备。
[0022]捷变收发器架构的发射信道12包括一个数字多相处理器34，一个可配置的带通ΣΔ调制器36，一个细跟踪滤波器38，一个受可选频的本地振荡器(L0)42驱动的混频器40，其可以是类似于带有固定频率合成器20的可切换LO发生器18，还包括一个粗跟踪滤波器44，一个功率放大器(PA) 46，及一个天线48，该天线48可以和天线14 一样。发射信道12同样具有宽带宽覆盖率，也可以达到0.1-20GHZ，也能够实现快速的信道切换(可以达到100纳秒以下)，同时具有相对于现有技术的低功耗的特性。在一些实施例中，位于数字多相处理器34之前还可以包括一个可选择的模数转换器(A/D)50，如此能够提供模拟信号的输入49，而不是数字多相处理器34的数字信号的输入51。该模拟信号的输入49能够提供后续的兼容性以适配现有的一些可能只发射模拟基带信号的射频设备。
尽管图7展示了一个包括可切换LO发生器18，一个固定频率合成器20及带宽为0-20GHZ的粗跟踪滤波器的捷变收发器，本发明不局限于所公开的带宽范围，同时一个熟知本领域的人员能够理解可切换LO发生器18，固定频率合成器20，粗跟踪滤波器22及如图7所示的其它可配置模块是可根据工作频率和带宽进行变换的。
[0023]上述的快速信道切换的，宽RF频带的处理能力的，低功耗的捷变收发器能够提供一个应用于通信，雷达和EW的即时可编程无线电平台。
[0024]低功耗放大器(LNA) 16和功率放大器(PA)46都是具有宽带宽处理能力的。LNA16具有一系列的增益设置，例如OdB，15dB, and 1dB13PAAe同样具有一系列增益设置。接收信道的粗RF跟踪滤波器22及细RF跟踪滤波器26减少了 Σ Δ解调器28和数字多相处理器30的线性需求。发射信道的粗RF跟踪滤波器44和细RF跟踪滤波器38减少了在PA46中频率的混叠。Σ △解调器28使得接收信道10输入的低频RF信号27数字化并转换成数字数据。Σ Δ调制器36将发射信道12中的数字数据35变频为RF信号37。数字多相基带信号处理器30将接收到的信号向下变频为基带信号，以使得接收到的信号接近0Hz，并且在接收信道10执行进一步的信道滤波。数字多相基带信号处理器34将发射信道12中的基带信号51向上变频。
[0025]LO发生器18包括一个固定的频率合成器20，一组分频器60，和一个复用器(multipleXer)66，以提供一个在很宽的频率范围内具有接近即时可编程性的用于接收信道10的可切换的本地振荡器(L0)86。所述LO发生器18，或类似的单独的LO发生器，提供了一个在很宽的频率范围内具有接近即时可编程性的用于发射信道12的可切换的本地振荡器(L0)42。LO 86和L042的切换时间都能够达到1纳秒(ns)以下。
[0026]图7展示了一个具体实施例的架构，它能够实现覆盖0-20GHz频段。在本实施例中，收发器将整个0-20 GHz的频段划分为5个粗频带:0-4GHz，4-8 GHz,8-12 GHz，12-16GHz，及16-20 GHz。粗RF跟踪滤波器22和44由控制端62配置，在所选的频带下运行，并减弱其它频带的信号。粗RF跟踪滤波器22和44可以有5个设置，以将频段划分成0-4 GHz,4-8GHz，8-12 GHz，12-16 GHz，和16-20 GHz频带。接收信道10所选择的频带和发射信道12所选择的频带可以不同。
[0027]固定频率合成器20产生48GHz频率的高频信号64。然后，48GHz的信号由组分频器60并行地进行3，4，6和12分频以产生16GHz，12GHz，8GHz和4GHz频率的信号，这些分频信号用作LO选项。所选的用于混合粗跟踪滤波器22的输出信号以使其接近基带信号(0-4GHZ)的LO 86，是由控制端62通过复用器66根据4个选项选择出来的。由于所述LO开关不涉及合成器环路的建立时间，LO频率切换时间不受合成器环路的稳定制约。因此，它可以超过约10微秒(ys)的正常频率合成器的信道切换时间的限制，并且可以实现10纳秒或更小的快速的信道切换。
[0028]用于产生48GHz的高频信号64的固定频率合成器20可以通过如图7所示的方式实现可实现。图中包括一个相位频率检测器(phase frequency detector)72，一个电荷栗(charge pump)74，一个可以通过电阻-电容网络(resistor-capacitor network)76实现的低通滤波器，一个压控振荡器(voltage controlled oscillator)78，缓冲放大器(bufferamplifier)80，和一个分频器82。信号通过分频器82反馈到相位频率检测器72。图7所示的固定频率合成器20可以产生高品质，无杂散的高频率信号64。
[0029]细跟踪滤波器26可以有20个选择，以进一步将4 GHz RF频段分为多个200 MHz频带和选择性带通滤波器所需的200MHz的信号频带，以提供给接收信道10。所需的200MHz的信号频带可以通过控制端63来选择。这种滤波器减弱任何可能的带外信号，以防止带外信号堵塞所选频带，同时避免减弱后续阶段的敏感性。同样的，细跟踪滤波器38进行选择性的带通滤波以获得发射信道12所需的200 MHz的信号频带。其同样可以通过控制端63选择。接收信道10所选择的200MHz的信号频带和发射信道12所选择的200MHz的信号频带可以不同。
[0030]在接收信道10中，带通ΣΔ解调器28解调输入的RF信号27转换为数字信号29。带通Σ Δ解调器28可以有20个选择以覆盖4 GHz频带。在传输信道12，带通Σ Δ调制器36调制数字的输入信号35为高频窄带RF信号37。如图7所示，48 GHz的高频信号64被4分配器90分频并提供给带通Σ Δ解调器28，接下来再被4分频器92分频然后提供给带通Σ Δ调制器36。本领域的技术人员能够理解4分频可以根据其它相关因素调整为其它分频。这些相关因素包括带通Σ △解调器28和带通Σ △调制器36的设计，和的其他接收器10和发送器12的信道设计的具体情况，例如被接收和被发射的所需要的频带。
[0031]接收信道10中的数字多相处理器30将带通Σ△解调器28输出的高频数字的比特数据29解调为基带的数字数据31，并执行信道滤波。发射信道12中的数字多相处理器34将基带的数字数据51调制为高频的数字的比特数据35，并执行信道滤波。数字多相处理器30覆盖了可编程带宽达到10kHz或者几十MHz的4 GHz的频带。
[0032]数字多相处理器30和34可以使用强大的信号处理器，以形成具有窄如10KHz带宽的滤波器，这比现有技术的RF跟踪滤波器要精细得多。
[0033]该捷变收发器架构利用了基于固定频率合成器20的可选频LO发生器18、可编程ΣA解调器28和Σ Δ调制器36的快速信道切换的特性。在接收信道中，可选频LO发生器18提供所选择的LO 86在粗跟踪滤波器22滤除其它频率的干扰信号和减弱混淆信号的作用下，将输入的宽RF频带折叠成一个相对的窄频带。然后，可编程Σ △解调器28在细带跟踪滤波器26的帮助下进一步解调每个所需的窄带RF信号。在发射信道12中，可编程Σ Δ调制器36将输入的数字数据35调制成所需的窄带RF信号。之后细跟踪滤波器38减弱混淆信号，然后通过所选择的L042和粗跟踪滤波器44进一步减弱混淆信号，已调制的窄带RF信号被变换到设计的频率。
[0034]当射频信号从可能的最低频率到最高频率或从可能的最高频率到最低频率切换时，该捷变的无线电收发器需要最长的建立时间。因为，例如，在接收信道10中所选择的LO86，细跟踪滤波器26和Σ △解调器28都必须切换中心频率。这点对于发射信道12，相关情况也是类似的。由于所选的LO 86的切换是通过复用器66选择现有的组分频器60中的一个分离的LO实现的，L086的切换只需消耗复用器66的建立时间，而建立时间短至10纳秒(ns)。如图8A和图8B所示(其中图8B为图8A的一个微观部分)，一个仿真结果表明，从4GHz到16GHz的切换的建立时间104可以低至0.2纳秒(ns)。
[0035]细跟踪滤波器26和38的频带切换是通过控制端63实现的。该Σ Δ解调器28和Σ Δ调制器36的频带切换是通过中心频率变化槽和解调器/调制器系数编程实现的。如图SC中的时间106所示，仿真结果表明，这些频带的切换可以达到50纳秒的速度。因此，该射频收发器的频带切换的建立时间要小于100纳秒，甚至短于50.2纳秒。
[0036]粗跟踪滤波、细跟踪滤波和Σ Δ解调器28、Σ Δ调制器36及数字多相处理器极细的数字滤波处理的共同作用实现了卓越的线性性能和极佳的系统捷变性。通过划分滤波，每个滤波器对于Q的需求减少了，因而可以很容易被实施。与此相反，使用单一的滤波器，同时提供宽的频率范围和精细的频率通带，会产生一个极高的Q的需求，这将非常具有挑战性而难以实现。
[0037]—个Σ △调制器/解调器的存储库可以运用在接收信道10和/或发射信道12中，用于进一步地增加该捷变的射频收发器的并行处理能力。这种方式中，接收信道可以接收并行地接收多个频率的信号，同时发射信道也可以并行地发射多个频率的信号。
[0038]另外，可以在粗跟踪滤波器22和44中使用一个更细的频率步长，通过减少所要处理的频带以简化细跟踪滤波器、Σ △解调器、Σ △调制器和数字多相处理器的设计。例如，在图7中，粗跟踪滤波器的4GHz带宽可以被减少到一个更低的2GHz的带宽。
[0039]图9展示了一个电路300，其可以用于实现图7所示的发射信道12中带通ΣΔ调制器36，混频器40和细跟踪滤波器38的功能。如图9所示的是另一种带通Σ Δ调制器302，它具有Dl至DN的输出304和反转的Dl-DN的输出。图9还展示了一个可切换的LO发生器18，该LO发生器具有可选频LO输出42和反转LO输出43。
[0040]带通Σ Δ调制器302和可切换LO发生器的输出端连接到如图9所布置的场效应晶体管(FEFs) AJljDN的输出304中的每一比特及其反转比特的输出都连接到一对漏极相连的FETs的栅极。例如，0!至0〃的输出304中的D2及D2的反转，分别连接到一对场效应晶体管210和212的栅极202和204。这对FETs210和212的漏极相互连接。每对FETs的其中一个FET的源极都与一个电感连接，例如电感216和220。另外电感216和220分别通过电阻214和218连接到电压源240。
[0041 ] 每对FETs(例如FETs210)的漏极相连接，并且所述每对FETs的漏极与另一个FET的源极连接(例如206)。另外，这个FET(例如206)的栅极连接到L042，其漏极接地端242。同样的，漏极相连接的对FETs212，其相连的漏极与FET205连接。FET205的栅极连接到反转的L043，其漏极接地242。
[0042]对于DJljDN的每一比特位，每对FETs中的每个FET的相应的源极都连接在一起。
[0043]该电路可以被描述为带有一个具有0!至0〃比特的输出和反转0!至0〃比特的输出的带通Σ Δ调制302。一个本地振荡器的带有LO输出42和反转LO输出43。
[0044]DjIjDN中的每一比特和反转比特都分别连接到两对FETs对应的栅极，每对FETs相应FET的漏极相连接。
[0045]每个栅极连接反转比特的FET的源极都连接到电压源。
[0046]每对FETs中一个的栅极连接未反转比特的FET的源极连接到一个电感，并且所述电感通过一个电阻连接到电压源。每对FETs中的栅极连接未反转比特的第二 FET的源极连接到第二电感，并且所述第二电感通过第二电阻连接到电压源。
[0047]对于每一比特，由一对FETs相连的漏极连接到一个FET的源极，而这个FET的栅极连接到LO的输出，其漏极接地。
[0048]对于每一比特，第二对FETs相连的漏极连接到一个FET的源极，而这个FET的栅极连接到反转LO的输出，其漏极接地。
[0049]该电路有一个位于所述电感和所述电阻之间的输出，并有一个位于第二电感和第二电容之间的反转输出。
[0050]电路300产生所需要的用于实现粗跟踪滤波器44快速切换的信号。输出信号OUT230和反转输出信号OUT 232生成后输入到粗跟踪滤波器44。
[0051]图10为本申请公开的一个接收模式下的配置接收信道的流程示意图。在步骤400中粗跟踪滤波器22的中心频率通过控制端62被设置为输入信号的载波频率。然后在步骤402中调整LNA16的增益以使得粗跟踪滤波器22的输出为特定功率，例如OdBm。在接下来的步骤404中通过复用器(MUX)66将L086编程为一个接近载波信号频率的频率。例如，当输入信号的载波频率等于9GHz时，L086被选择为8GHz。然后在步骤406中细跟踪滤波器26通过控制端63被编程至下变频信号的高中间频率(IF，intermediate frequency)。例如，当LO为8GHz时，输入信号为9GHz的载波频率将被混频为IGHz的IF。在接下来的步骤408中，等待约100纳秒，以使得数据通过带通Σ △解调器28发送出去。在步骤410中，数字多相滤波器30被配置为IF频率的极精细滤波器，例如1GHz。该数字多相滤波器30是通过滤波器30中的变化的数字系数配置的。该数字多相滤波器30是一个数字可编程的多相滤波器。在这些配置作用下，接收信道被设置成接收模式412。
[0052]综上所述，粗跟踪滤波器22可以由5个选项将频段划分为0-4GHz, 4-8 GHz, 8_
12GHz, 12-16 GHz和 16-20 GHzc3LNAie可以有3个增益设置，例如OdB, 15 dB 和30 dB。细跟踪滤波器26可以有20个选择将4GHz的频带划分为200MHz的带宽。类似的，Σ Δ解调器28可以有20个选择覆盖一个4GHz的频带。数字的多相滤波器30可以以可编程的带宽覆盖一个4GHz的频带，例如10kHz到几十MHz。
[0053]图11为被申请公开的一个在发射模式下配置发射信道的流程示意图。在步骤500中，数字多相滤波器34被配置为一个IF频率的极精细滤波器，例如1GHz。该数字多相滤波器34是通过改变数字系数实现配置的。然后在步骤502中，细跟踪滤波器38通过控制端63被编程为中间频率(IF)，例如IGHz。在步骤504中L042通过MUX66被编程为一个接近所需的输出信号的载波频率的频率，例如当所需要的输出信号的载波频率是9GHz时，8GHz的频率被选择。在步骤506中，粗跟踪滤波器通过控制端62被编程为所需的输出信号的载波频率，例如9GHz。然后在步骤508中，等待大约100纳秒，以使数据通过带通Σ Δ调制器36发送出去。在这些设置的作用下，发射信道被视作为发射模式510。
[0054]粗跟踪滤波器44可以由5个选项以将频段划分为0-4 GHz, 4-8 GHz, 8-12 GHz,12-16 GHz和16-20 GHz。细跟踪滤波器38可以由20个选择将4GHz的频划分为200MHz的带宽。同样的，Σ △调制器36可以有20个选择用于覆盖一个4GHz的频带。数字多相滤波器34可以通过可编程带宽覆盖一个4GHz的频带，例如10kHz到几十MHz。
[0055]接收信道和发射信道可以有它们各自的接收和发射模式以协调一些特殊应用，例如雷达，在这个应用中接收信道的频率需要和发射信道的频率一致。本申请的收发器提供了快速切换频率的捷变性，雷达的目标要用电子对抗手段来干扰该雷达将会遇到障碍。
[0056]本文已经根据专利法的要求描述了本发明，本领域技术人员能够理解如何进行变化和修改，以满足他们的特定的需求。这样的变换和修改可以在不违反本发明公开的范围和精神的情况下做出。
[0057]上述的示例性的和优选的实施例的具体描述是根据法律的要求以说明和公开为目的呈现的。应当理解，上述实施例仅为了使得本领域的技术人员理解怎样具体实施本发明，而不能理解为对本发明的限制。本领域的普通技术人员在本发明的范围内可以对上述实施例进行变化和修改。对于实施例中所包括的容差，特征尺寸，特定的操作条件，工程规格，或类似的实施例间的变化的描述不能理解为对本发明的限制。
【申请人】已经遵照现有技术的做出本发明的公开，同时也考虑了本发明对于未来技术的适应性。本发明的范围由权利要求书定义并等同适用。所声明的单数的权项并不意味着“一个且仅一个”，除非明确地如此陈述。此外，没有在是为了奉献给公众，不管所述元件，组件或步骤是否明确记载在权利要求书中，本文件公开中的元素、组件、方法或工艺步骤都不意味着捐献给公众。没有权项是被解释为美国法典35卷112页第六段，除非该权项以“装置用于(means for)”的方式表达。同时没有方法或者步骤是以这些条款解释的，除非这些步骤以“包括步骤用于(comprising the step(s) of)，，的方式表达。
[0058]本文中所描述的所有元素，部件和步骤优选地包括在内。但是应该理解的是，任何这些元件，部件和步骤可以由其它元件，部件和步骤来代替，或完全删除，只要这些替代或删除是本领域技术人员显而易见的。
[0059]概括地说，本文件至少公开了以下内容:
一个包括接收信道的捷变收发器，该接收信道包括一个输入端，一个粗跟踪滤波器连接所述输入端，所述粗跟踪滤波器包括一组至少两个带通滤波器，用于将来自输入端的信号滤波为至少两个粗通带，连接粗跟踪滤波器的输出端的混频器;连接所述混频器的本地振荡器，用于与粗跟踪滤波器的输出混合并将一所需要的粗通带转移到接近一基带；用于将转移后的所需要的粗通带滤波为细通带的一个细跟踪滤波器；以及一个带通Σ △解调器，用于将细通带中的信号由模拟转换成数字。所述捷变收发器可以包括一个相应的发射信道。
[0060]本文还提供了至少如下概念:
概念1.一种包括接收信道的捷变收发器，包括:
一个连接输入端的粗跟踪滤波器，所述粗跟踪滤波器包括至少两个带通滤波器，用于将来自所述输入端的信号过滤为至少两个粗通带；
一个连接所述粗跟踪滤波器的输出端的混频器；
一个连接所述混频器的可选频本地振荡器，用于与所述粗跟踪滤波器的输出混合并将一所需要的粗通带转移到接近一基带；
一个细跟踪滤波器，用于将转移后的所需要的所述粗通带过滤为细通带；以及一个带通Σ △解调器，用于将所述细通带中的信号由模拟转换成数字。
[0061]概念2.如概念I所述的捷变收发器，所述可选频本地振荡器包括:
一个固定频率发生器，用于产生一个固定频率；
一组分频器，用于通过至少两个不同的划分因子将所述固定频率划分成至少两个不同的所划分的固定频率;以及
一个复用器，用于选择所述所划分的固定频率中的一个作为所述可选频本地振荡器。
[0062]概念3.如概念I或2所述的捷变收发器，还包括一个数字多相处理器，用于对所述带通Σ △解调器的输出进行滤波，并将所述带通Σ △解调器的输出转移到基带。
[0063]概念4.如概念I，2或3所述的捷变收发器，所述输入端包括:
一天线；以及
一个连接所述天线及连接所述粗跟踪滤波器的低噪声放大器。
[0064]概念5.如概念I，2，3或4所述的捷变收发器，还包括:
一个连接所述数字多相处理器的一个输出端的数模转换器，用于将所述数字多相处理器输出信号由数字转换为模拟。
[0065]概念6.如概念I，2，3或4所述的捷变收发器，
所述接收?目道从最低可能频率切换到最尚可能频率或者从最尚可能频率切换到最低可能频率的建立时间少于100纳秒，或者低至50.2纳秒。
[0066]概念7.如概念I，2，3或4所述的捷变收发器，
所述可选频本地振荡器的建立时间少于10纳秒，或者低至0.2纳秒;并且所述细跟踪滤波器和所述带通Σ Δ解调器的频带切换时间低至50纳秒。
[0067]概念8.如概念I，2，3或4所述的捷变收发器，还包括一个发射信道，所述发射信道包括:
一个带通Σ △调制器，用于将来自一发射输入端的信号由数字转换为模拟；
一个第二细跟踪滤波器，用于将所述带通Σ Δ调制器的输出过滤为细发射通带；
一个连接所述第二细跟踪滤波器的输出端的第二混频器；
一个连接所述第二混频器的第二可选频本地振荡器，用于与所述第二细跟踪滤波器的输出混合，并将所述细发射通带转移到一个所需要的粗发射通带；以及
一个连接所述第二混频器的输出端的第二粗跟踪滤波器，所述第二粗跟踪滤波器包括一组至少两个带通滤波器;所述第二粗跟踪滤波器用于对来自所述第二混频器的不在所述所需要的粗发射通带中的信号进行滤波。
[0068]概念9.如概念8所述的捷变收发器，所述第二可选频本地振荡器包括:
一个第二固定频率发生器，用于产生一个第二固定频率；
一第二组分频器，用于通过至少两个不同的划分因子将所述固定频率划分成至少两个不同的所划分的固定频率;以及一个第二复用器，用于选择所述所划分的固定频率中的一个作为所述可选频本地振荡器。
[0069]概念10.如概念8所述的捷变收发器，还包括一个数字多相处理器，用于对来自所述发射输入端的信号进行滤波并向上变频。
[0070]概念11.如概念8所述的捷变收发器，还包括:
一天线；以及
一个连接所述天线及连接所述粗跟踪滤波器的功率放大器。
[0071]概念12.如概念8所述的捷变收发器，还包括:
一个位于所述数字多相处理器及所述发射输入端之间的模数转换器，用于将所述发射输入由模拟转换为数字。
[0072]概念13.如概念8所述的捷变收发器，
所述发射?目道从最低可能频率切换到最尚频率或者从最尚可能频率切换到最低可能频率的建立时间少于100纳秒，或者低至50.2纳秒。
[0073]概念14.如概念8所述的捷变收发器，
所述第二可选频本地振荡器的建立时间少于10纳秒，或者低至0.2纳秒;并且所述第二细跟踪滤波器和所述带通Σ Δ调制器的频带切换时间低至50纳秒。
[0074]概念15.如概念2所述的捷变收发器，
所述固定频率包括48GHz;
所述粗跟踪滤波器包括0-4 GHz,, 4-8 GHz、8-12 GHz及12-16 GHz的通带；以及所述一组分频器包括12、6、4及3的划分因子。
[0075]概念16.如概念9所述的捷变收发器，
所述第二固定频率包括48GHz;
所述第二粗跟踪滤波器包括0-4 GHz,, 4-8 GHz、8-12 GHz及12-16 GHz的通带；以及所述第二组分频器包括12、6、4及3的划分因子。
[0076]概念17.—种包括发射信道的捷变收发器，包括:
一个带通Σ △调制器，用于将来自一发射输入端的信号由数字转换为模拟；
一个细跟踪滤波器，用于将所述带通Σ Δ调制器的输出过滤为细发射通带；
一个与所述细跟踪滤波器的输出端连接的混频器；
一个连接所述混频器的本地振荡器，用于与所述细跟踪滤波器的输出混合，并将所述细发射通带转移到一个所需要的粗发射通带；以及
一个连接所述混频器的输出端的粗跟踪滤波器，所述粗跟踪滤波器包括一组至少两个带通滤波器;所述粗跟踪滤波器用于对来自所述混频器的不在所述所需要的粗发射通带中的信号进行滤波。
[0077]概念18.如概念17所述的捷变收发器，所述可选频本地振荡器包括:
一个固定频率发生器，用于产生一个固定频率；
一组分频器，用于通过至少两个不同的划分因子将所述固定频率划分成至少两个不同的所划分的固定频率;及
一个复用器，用于选择所述所划分的固定频率中的一个作为所述可选频本地振荡器。
[0078]概念19.如概念17或18所述的捷变收发器，
所述发射?目道从最低可能频率切换到最尚可能频率或者从最尚可能频率切换到最低可能频率的建立时间少于100纳秒，或者低至50.2纳秒。
[0079]概念20.—种用于实现带通Σ Δ调制器、混频器及细跟踪滤波器的电路，包括:
一个带通Σ Δ调制器，包括D1JiJDn的比特输出及D1JiJDn的反转比特输出；
一个本地振荡器(LO)，包括输出LO及所述输出LO的反转输出；
其中D1JIJDn的每一比特及D1JIJDn反转的每一反转比特都分别连接到两对相应的FETs的一个相应的栅极，每对FETs中的FETs的漏极相连；
其中栅极与反转比特连接的每个FET的源极都与一个电压源连接；
其中每个这样的FET的源极连接到一个电感，所称这样的FET属于一对相应的FETs，该对FETs具有一非反转比特连接到该FET的栅极，所述电感通过一个电阻连接到所述电压源；其中每个第二 FET的源极连接到第二电感，第二 FET属于一对相应的FETs，该对FETs具有一非反转比特连接到所述FET的栅极，所述第二电感通过第二电阻连接到所述电压源；
每一比特所连接的一对相应的FETs的相连的漏极与一个相应的FET的源极连接，该相应的FET的栅极连接所述输出LO，该相应的FET的漏极接地;及
每一比特所连接的第二对相应的FETs的相连的漏极与一个相应的FET的源极连接，该相应的FET的栅极连接所述输出LO的反转输出，该相应的FET的漏极接地。
[0080]概念21.如概念20所述的电路，
一输出位于所述电感与所述电阻之间；以及一反转输出位于所述第二电感与所述第二电阻之间。
[0081]概念22.—种提供包括接收信道的捷变收发器的方法，包括以下步骤:
构建一个连接输入端的粗跟踪滤波器，所述粗跟踪滤波器包括一组至少两个带通滤波器，用于将来自所述输入端的信号过滤为至少两个粗通带；
构建一个与所述粗跟踪滤波器的输出端连接的混频器；
构建一个与所述混频器连接的可选频本地振荡器，用于与所述粗跟踪滤波器的输出混合并将一所需要的粗通带转移到接近一基带粗通带；
构建一个细跟踪滤波器用于将转移后的所需要的所述粗通带过滤为细通带；以及构建一个带通Σ △解调器，用于将所述细通带中的信号由模拟转换成数字。
[0082]概念23.如概念22所述的方法，构建所述可选频本地振荡器的步骤包括:
构建一个固定频率发生器，用于产生一个固定频率；
构建一组分频器，用于通过至少两个不同的划分因子将所述固定频率划分成至少两个不同的所划分的固定频率;以及
构建一个复用器，用于选择所述所划分的固定频率中的一个作为所述可选频本地振荡器。
[0083]概念24.如概念22或23所述的方法，还包括步骤:
构建一个数字多相处理器，用于对所述带通Σ △解调器的输出进行滤波，并将所述带通Σ Δ解调器的输出转移到基带。
[0084]概念25.如概念22，23或24所述的方法，
所述接收?目道从最低可能频率切换到最尚可能频率或者从最尚可能频率切换到最低可能频率的建立时间少于100纳秒，或者低至50.2纳秒。
[0085]概念26.—种提供包括发射信道的捷变收发器的方法，包括以下步骤:
构建一个与一发射输入端连接的带通Σ Δ调制器，用于将来自所述发射输入端的信号由数字转换为模拟；
构建一个细跟踪滤波器，用于将所述带通Σ Δ调制器的输出过滤为细发射通带； 构建一个与所述细跟踪滤波器的输出端连接的混频器；
构建一个连接所述混频器的本地振荡器，用于与所述细跟踪滤波器的输出混合，并将所述细发射通带转移到一个所需要的粗发射通带;及
构建一个连接所述混频器的输出端的粗跟踪滤波器，所述粗跟踪滤波器包括一组至少两个带通滤波器;所述粗跟踪滤波器用于对来自所述混频器的不在所述所需要的粗发射通带中的信号进行滤波。
[0086]概念27.如概念26所述的方法，构建所述可选频本地振荡器的步骤包括:
构建一个固定频率发生器，用于产生一个固定频率；
构建一组分频器，用于通过至少两个不同的划分因子将所述固定频率划分成至少两个不同的所划分的固定频率;以及
构建一个复用器，用于选择所述所划分的固定频率中的一个作为所述可选频本地振荡器。
[0087]概念28.如概念26或27所述的方法，
所述发射?目道从最低可能频率切换到最尚可能频率或者从最尚可能频率切换到最低可能频率的建立时间少于100纳秒，或者低至50.2纳秒。
[0088]概念29.如概念26，27或28所述的方法，还包括步骤:
构建连接在所述发射输入端及所述带通Σ Δ调制器之间的一个数字多相处理器，用于所述发射输入端的精细滤波。
【主权项】
1.一种包括接收信道的捷变收发器，其特征在于，包括: 一个连接输入端的粗跟踪滤波器，所述粗跟踪滤波器包括至少两个带通滤波器，用于将来自所述输入端的信号过滤为至少两个粗通带； 一个连接所述粗跟踪滤波器的输出端的混频器； 一个连接所述混频器的可选频本地振荡器，用于与所述粗跟踪滤波器的输出混合并将一所需要的粗通带转移到接近一基带； 一个细跟踪滤波器，用于将转移后的所需要的所述粗通带过滤为细通带；以及 一个带通Σ Δ解调器，用于将所述细通带中的信号由模拟转换成数字。2.如权利要求1所述的捷变收发器，其特征在于，所述可选频本地振荡器包括: 一个固定频率发生器，用于产生一个固定频率； 一组分频器，用于通过至少两个不同的划分因子将所述固定频率划分成至少两个不同的所划分的固定频率;以及 一个复用器，用于选择所述所划分的固定频率中的一个作为所述可选频本地振荡器。3.如权利要求1所述的捷变收发器，其特征在于，还包括一个数字多相处理器，用于对所述带通Σ △解调器的输出进行滤波，并将所述带通Σ △解调器的输出转移到基带。4.如权利要求1所述的捷变收发器，其特征在于，所述输入端包括: 一天线；以及 一个连接所述天线及连接所述粗跟踪滤波器的低噪声放大器。5.如权利要求1所述的捷变收发器，其特征在于，还包括: 一个连接所述数字多相处理器的一个输出端的数模转换器，用于将所述数字多相处理器输出信号由数字转换为模拟。6.如权利要求1所述的捷变收发器，其特征在于， 所述接收?目道从最低可能频率切换到最尚可能频率或者从最尚可能频率切换到最低可能频率的建立时间少于100纳秒，或者低至50.2纳秒。7.如权利要求1所述的捷变收发器，其特征在于， 所述可选频本地振荡器的建立时间少于10纳秒，或者低至0.2纳秒;并且 所述细跟踪滤波器和所述带通Σ Δ解调器的频带切换时间低至50纳秒。8.如权利要求1所述的捷变收发器，其特征在于，还包括一个发射信道，所述发射信道包括: 一个带通Σ △调制器，用于将来自一发射输入端的信号由数字转换为模拟； 一个第二细跟踪滤波器，用于将所述带通Σ Δ调制器的输出过滤为细发射通带； 一个连接所述第二细跟踪滤波器的输出端的第二混频器； 一个连接所述第二混频器的第二可选频本地振荡器，用于与所述第二细跟踪滤波器的输出混合，并将所述细发射通带转移到一个所需要的粗发射通带；以及 一个连接所述第二混频器的输出端的第二粗跟踪滤波器，所述第二粗跟踪滤波器包括一组至少两个带通滤波器;所述第二粗跟踪滤波器用于对来自所述第二混频器的不在所述所需要的粗发射通带中的信号进行滤波。9.如权利要求8所述的捷变收发器，其特征在于，所述第二可选频本地振荡器包括: 一个第二固定频率发生器，用于产生一个第二固定频率； 一第二组分频器，用于通过至少两个不同的划分因子将所述固定频率划分成至少两个不同的所划分的固定频率;以及 一个第二复用器，用于选择所述所划分的固定频率中的一个作为所述可选频本地振荡器。10.如权利要求8所述的捷变收发器，其特征在于，还包括一个数字多相处理器，用于对来自所述发射输入端的信号进行滤波并向上变频。11.如权利要求8所述的捷变收发器，其特征在于，还包括: 一天线；以及 一个连接所述天线及连接所述粗跟踪滤波器的功率放大器。12.如权利要求8所述的捷变收发器，其特征在于，还包括: 一个位于所述数字多相处理器及所述发射输入端之间的模数转换器，用于将所述发射输入由模拟转换为数字。13.如权利要求8所述的捷变收发器，其特征在于， 所述发射?目道从最低可能频率切换到最尚频率或者从最尚可能频率切换到最低可能频率的建立时间少于100纳秒，或者低至50.2纳秒。14.如权利要求8所述的捷变收发器，其特征在于， 所述第二可选频本地振荡器的建立时间少于10纳秒，或者低至0.2纳秒;并且 所述第二细跟踪滤波器和所述带通Σ Δ调制器的频带切换时间低至50纳秒。15.如权利要求2所述的捷变收发器，其特征在于， 所述固定频率包括48GHz; 所述粗跟踪滤波器包括0-4 GHz,,4-8 GHz、8-12 GHz及12-16 GHz的通带；以及 所述一组分频器包括12、6、4及3的划分因子。16.如权利要求9所述的捷变收发器，其特征在于， 所述第二固定频率包括48GHz; 所述第二粗跟踪滤波器包括0-4 GHz,,4-8 GHz、8-12 GHz及12-16 GHz的通带；以及 所述第二组分频器包括12、6、4及3的划分因子。17.一种包括发射信道的捷变收发器，其特征在于，包括: 一个带通Σ △调制器，用于将来自一发射输入端的信号由数字转换为模拟； 一个细跟踪滤波器，用于将所述带通Σ Δ调制器的输出过滤为细发射通带； 一个与所述细跟踪滤波器的输出端连接的混频器； 一个连接所述混频器的本地振荡器，用于与所述细跟踪滤波器的输出混合，并将所述细发射通带转移到一个所需要的粗发射通带；以及 一个连接所述混频器的输出端的粗跟踪滤波器，所述粗跟踪滤波器包括一组至少两个带通滤波器;所述粗跟踪滤波器用于对来自所述混频器的不在所述所需要的粗发射通带中的信号进行滤波。18.如权利要求17所述的捷变收发器，其特征在于，所述可选频本地振荡器包括: 一个固定频率发生器，用于产生一个固定频率； 一组分频器，用于通过至少两个不同的划分因子将所述固定频率划分成至少两个不同的所划分的固定频率;及 一个复用器，用于选择所述所划分的固定频率中的一个作为所述可选频本地振荡器。19.如权利要求17所述的捷变收发器，其特征在于， 所述发射?目道从最低可能频率切换到最尚可能频率或者从最尚可能频率切换到最低可能频率的建立时间少于100纳秒，或者低至50.2纳秒。20.—种用于实现带通ΣΔ调制器、混频器及细跟踪滤波器的电路，其特征在于，包括: 一个带通Σ Δ调制器，包括D1JiJDn的比特输出及D1JiJDn的反转比特输出； 一个本地振荡器(LO)，包括输出LO及所述输出LO的反转输出； 其中DjljDN的每一比特及DjljDN反转的每一反转比特都分别连接到两对相应的FETs的一个相应的栅极，每对FETs中的FETs的漏极相连； 其中栅极与反转比特连接的每个FET的源极都与一个电压源连接； 其中每个这样的FET的源极连接到一个电感，所称这样的FET属于一对相应的FETs，该对FETs具有一非反转比特连接到该FET的栅极，所述电感通过一个电阻连接到所述电压源；其中每个第二FET的源极连接到第二电感，第二FET属于一对相应的FETs，该对FETs具有一非反转比特连接到所述FET的栅极，所述第二电感通过第二电阻连接到所述电压源； 每一比特所连接的一对相应的FETs的相连的漏极与一个相应的FET的源极连接，该相应的FET的栅极连接所述输出LO，该相应的FET的漏极接地;及 每一比特所连接的第二对相应的FETs的相连的漏极与一个相应的FET的源极连接，该相应的FET的栅极连接所述输出LO的反转输出，该相应的FET的漏极接地。21.如权利要求20所述的电路，其特征在于， 一输出位于所述电感与所述电阻之间；以及 一反转输出位于所述第二电感与所述第二电阻之间。22.—种提供包括接收信道的捷变收发器的方法，其特征在于，包括以下步骤: 构建一个连接输入端的粗跟踪滤波器，所述粗跟踪滤波器包括一组至少两个带通滤波器，用于将来自所述输入端的信号过滤为至少两个粗通带； 构建一个与所述粗跟踪滤波器的输出端连接的混频器； 构建一个与所述混频器连接的可选频本地振荡器，用于与所述粗跟踪滤波器的输出混合并将一所需要的粗通带转移到接近一基带粗通带； 构建一个细跟踪滤波器用于将转移后的所需要的所述粗通带过滤为细通带；以及 构建一个带通Σ Δ解调器，用于将所述细通带中的信号由模拟转换成数字。23.如权利要求22所述的方法，其特征在于，构建所述可选频本地振荡器的步骤包括: 构建一个固定频率发生器，用于产生一个固定频率； 构建一组分频器，用于通过至少两个不同的划分因子将所述固定频率划分成至少两个不同的所划分的固定频率;以及 构建一个复用器，用于选择所述所划分的固定频率中的一个作为所述可选频本地振荡器。24.如权利要求22所述的方法，其特征在于，还包括步骤: 构建一个数字多相处理器，用于对所述带通Σ △解调器的输出进行滤波，并将所述带通Σ Δ解调器的输出转移到基带。25.如权利要求22所述的方法，其特征在于， 所述接收?目道从最低可能频率切换到最尚可能频率或者从最尚可能频率切换到最低可能频率的建立时间少于100纳秒，或者低至50.2纳秒。26.—种提供包括发射信道的捷变收发器的方法，其特征在于，包括以下步骤: 构建一个与一发射输入端连接的带通Σ △调制器，用于将来自所述发射输入端的信号由数字转换为模拟； 构建一个细跟踪滤波器，用于将所述带通Σ Δ调制器的输出过滤为细发射通带； 构建一个与所述细跟踪滤波器的输出端连接的混频器； 构建一个连接所述混频器的本地振荡器，用于与所述细跟踪滤波器的输出混合，并将所述细发射通带转移到一个所需要的粗发射通带;及 构建一个连接所述混频器的输出端的粗跟踪滤波器，所述粗跟踪滤波器包括一组至少两个带通滤波器;所述粗跟踪滤波器用于对来自所述混频器的不在所述所需要的粗发射通带中的信号进行滤波。27.如权利要求26所述的方法，其特征在于，构建所述可选频本地振荡器的步骤包括: 构建一个固定频率发生器，用于产生一个固定频率； 构建一组分频器，用于通过至少两个不同的划分因子将所述固定频率划分成至少两个不同的所划分的固定频率;以及 构建一个复用器，用于选择所述所划分的固定频率中的一个作为所述可选频本地振荡器。28.如权利要求26所述的方法，其特征在于， 所述发射?目道从最低可能频率切换到最尚可能频率或者从最尚可能频率切换到最低可能频率的建立时间少于100纳秒，或者低至50.2纳秒。29.如权利要求26所述的方法，其特征在于，还包括步骤: 构建连接在所述发射输入端及所述带通Σ Δ调制器之间的一个数字多相处理器，用于所述发射输入端的精细滤波。
【文档编号】H04B1/16GK106063136SQ201480056035
【公开日】2016年10月26日
【申请日】2014年11月7日
【发明人】志伟·A·徐, 彦丞·权, 詹姆斯·C·李, 唐纳德·A·希特克, 约瑟夫·F·詹森
【申请人】美国休斯研究所