软判定值生成装置以及软判定值生成方法

软判定值生成装置以及软判定值生成方法
【专利摘要】软判定值生成装置设置有：硬判定值计算部(41)，其根据被实施了多值调制的接收码元的I?ch、Q?ch的坐标计算硬判定值；以及LLR计算部(42)，其根据接收码元的I?ch、Q?ch的坐标近似计算LLR，LLR校正部(43)在由LLR计算部(42)计算出的LLR的符号比特与由硬判定值计算部(41)计算出的硬判定值相矛盾的情况下，使该LLR的符号比特反转，将符号比特反转后的LLR作为软判定值输出给纠错解码部(32)。
【专利说明】
软判定值生成装置从及软判定值生成方法
技术领域
[0001] 本发明设及计算在软判定解码中使用的对数似然比的软判定值生成装置W及软 判定值生成方法。
【背景技术】
[0002] 在数字通信系统中，在对由于在通信路径受到的噪声影响等而产生的数据错误进 行纠正时使用纠错码。
[0003] 纠错码是通过发送侧的纠错编码和接收侧的纠错解码来实现的。纠错解码大体上 能够分为巧巾，其中一种被称为硬判定解码，另一种被称为软判定解码。
[0004] 在数字通信系统中传输的数字数据由"0"或者"Γ的比特信息构成，但是，在进行 硬判定解码的情况下，通过将数字数据的各比特的值与阔值进行比较，对各比特的值是"0" 还是"Γ进行二值判定，使用作为其判定结果的硬判定值，实施数字数据的硬判定解码。
[0005] 另一方面，在进行软判定解码的情况下，不是进行"0"或者"Γ的二值判定，而是计 算表示"0"或"Γ的概略、似然或者对数似然比化LR: Log-Likel化ood Ratio)的软判定值， 使用该软判定值，实施数字数据的软判定解码。
[0006] 软判定解码与硬判定解码相比，具有强大的纠错能力，作为与软判定解码一并使 用的码，存在化rbo码和LDP(X Low-Dens i ty Pari t}f-Qieck)码。
[0007] 软判定值是按照作为发送数据的发送码元的数字调制方式根据作为接收数据的 接收码元生成的。
[000引当在数字通信系统中使用的数字调制方式是例如PSK(Phase化ift K巧ing)、 APSK(Amplitude Phase Shift Keying)、QAM(Quadrature amplitude modulation)等多值 调制方式的情况下，1个发送码元由多个比特构成。
[0009] 如果设发送码元第k个比特的对数似然比LLR为Lk，则Lk能够由下述式（1)计算。
[0010]
(1)
[0011]在式（1)中，r是接收码元(接收信号点）的位置向量（I坐标，Q坐标），Si是发送码元 (发送信号点）的位置向量，Ck,o是第k个比特为"0"的发送码元点整体的集合，Cm是第k个比 特为"Γ的发送码元点整体的集合，σ是通信路径中的高斯噪声的标准方差。
[0012] 为了通过式（1)计算化R，需要在计算多个指数函数e邱之后，将多个指数函数e邱 的计算结果相加，计算相对于其相加结果的对数函数In,因此，运算量巨大。
[0013] 因此，对式(1)中的LLR的运算进行电路安装从电路规模的观点考虑是不现实的。
[0014] 在W下的非专利文献1中公开有如下的化R的近似运算方法:在式（1)中的多个指 数函数exp的计算结果中，仅保留最大值的计算结果并忽略其它计算结果。
[0015] 下述式(2)是基于上述近似运算方法的Lk的计算式。
[0016]
(6:2)
[0017]在式（2)中，Sk,0,min是在第k个比特为"0"的发送码元点中，与接收信号点r最接近 的发送码元点的位置向量，SM,"in是在第k个比特为"Γ的发送码元点中，与接收信号点r最 接近的发送码元点的位置向量。
[001引此外，在W下的专利文献1中公开有如下方法:在灰度映射后的QAM中，根据在非专 利文献1中公开的LLR的近似运算方法利用映射的对象性，由此高效地计算LLR。
[0019] 但是，在专利文献1中公开的方法是仅能够应用于灰度映射的方法，在32QAM或 128QAM等具有2的奇数次幕的调制多值度的QAM中，无法知道特性良好的灰度映射。
[0020] -般情况下，由于在特性良好的灰度映射已知的调制多值度为2的偶数次幕的QAM 中，各比特的LLR仅依赖于I-ch(同相成分）的坐标或者Q-ch(正交成分）的坐标，因此，能够 W较低的运算量计算近似精度较高的LLR。
[0021] 另一方面，在调制多值度为2的奇数次幕的QAM或APSK等中，由于各比特的化R依赖 于I-ch坐标和Q-ch坐标双方，因此，计算近似精度较高的LLR需要较大的运算量。
[0022] 此外，在对调制码元进行差动编码的情况下，有时使用差动编码QPSK或差动编码 QAM等调制方式。
[0023] 在运些调制方式中，能够通过在接收机中实施延迟检波来进行解调，一般不需要 同步检波。但是，如果在接收机中实施同步检波，则能够发挥比实施延迟检波高的接收性 能。
[0024] 在调制码元被差动编码的调制方式中，如果设差动编码后的第k个比特的化R为 Lk，则Lk能够由下述式(3)计算。
[0025] (身）
[0026] 在式(3)中，ri表示基准码元(一个时刻前的接收码元）的位置向量，Γ2表示当前时 刻的接收码元的位置向量，Dk,i表示差动编码前的第k个比特为1(1 = 0,1)的发送码元对 (qi，W)的集合(发送时的基准码元与当前时刻的接收码元的对）。
[0027] 此外，在W下的专利文献2中公开有如下方法：当调制方式是差动编码QPSK时，高 效地计算LLR。
[0028] 但是，未公开相对于差动编码多值调制的LLR的计算方法。
[0029] 现有技术文献
[0030] 专利文献
[0031] 专利文献1:日本特开2002-330188号公报
[0032] 专利文献2:W02002/070369号公报
[0033] 非专利文献
[0034] 非专利文献 1 :F.Tosato and P.Bisaglia, "Simplified soft-output demapper for bin曰ry
[0035] interleaved COFDM with application to HIPERLAN/2,"in Proc.Int.Conf.Commun., Sep.2002,pp.664-668.

【发明内容】

[0036] 发明要解决的课题
[0037] 由于W往的软判定值生成装置如上所述构成，因此，在专利文献1的情况下存在如 下课题:如果调制方式是灰度映射后的QAM，则能够减小化R的运算量，但是，由于计算的是 LLR的近似值，因此，LLR的精度劣化。
[0038] 此外，在伴随差动编码的调制方式中，存在计算化R需要较大的运算量运样的课 题。
[0039] 本发明正是为了解决上述课题而完成的，其目的在于，得到能够W较小的运算量 计算近似精度较高的LLR的软判定值生成装置W及软判定值生成方法。
[0040] 此外，本发明的目的在于，得到即使在使用伴随差动编码的调制方式的情况下，也 能够W较小的运算量计算近似精度较高的化R的软判定值生成装置W及软判定值生成方 法。
[0041] 用于解决课题的手段
[0042] 本发明的软判定值生成装置设置有:硬判定值计算单元，其根据被实施了多值调 制的接收码元的坐标计算硬判定值；W及近似值计算单元，其根据接收码元的坐标计算在 软判定解码中使用的对数似然比的近似值，近似值校正单元在由近似值计算单元计算出的 近似值的符号比特与由硬判定值计算单元计算出的硬判定值相矛盾的情况下，使该近似值 的符号比特反转，将符号比特反转后的近似值作为软判定值而输出。
[0043] 发明效果
[0044] 根据本发明，软判定值生成装置构成为设置有:硬判定值计算单元，其根据被实施 了多值调制的接收码元的坐标计算硬判定值；W及近似值计算单元，其根据接收码元的坐 标计算在软判定解码中使用的对数似然比的近似值，近似值校正单元在由近似值计算单元 计算出的近似值的符号比特与由硬判定值计算单元计算出的硬判定值相矛盾的情况下，使 该近似值的符号比特反转，将符号比特反转后的近似值作为软判定值而输出。因此，具有能 够W较小的运算量计算近似精度较高的LLR的效果。
【附图说明】
[0045] 图1是示出应用本发明的实施方式1的软判定值生成装置的通信系统的结构图。
[0046] 图2是示出本发明的实施方式1的软判定值生成装置的结构图。
[0047] 图3是示出本发明的实施方式1的软判定值生成装置的处理内容(软判定值生成方 法)的流程图。
[0048] 图4是示出调制方式为8QAM时的星座映射的例子的说明图。
[0049] 图5是示出调制方式为8QAM时的星座映射的例子的说明图。
[0050] 图6是示出本发明的实施方式2的软判定值生成装置的结构图。
[0051 ]图7是示出本发明的实施方式3的软判定值生成装置的结构图。
[0052] 图8是示出本发明的实施方式3的软判定值生成装置的处理内容(软判定值生成方 法)的流程图。
[0053] 图9是示出本发明的实施方式4的软判定值生成装置的结构图。
【具体实施方式】
[0054] W下，为了更详细地说明本发明，根据附图对其【具体实施方式】进行说明。
[0化日]实施方式1
[0056] 图1是示出应用本发明的实施方式1的软判定值生成装置的通信系统的结构图。
[0057] 在图1中，发送机1由纠错编码部11和调制部12构成，根据表示发送对象信息的信 息比特的序列下，称为"信息比特序列"）生成发送码元，经由通信路径2将该发送码元发 送给接收机3。
[005引纠错编码部11实施如下处理:根据信息比特序列生成被称为校验比特的比特序列 (W下，称为"校验比特序列"），输出该信息比特序列和校验比特序列。
[0059] 调制部12实施如下处理:按照指定的多值调制的调制方式所示的规则，决定由与 从纠错编码部11输出的信息比特序列和校验比特序列对应的I-ch(同相成分)和Q-ch(正交 成分)构成的二维平面上的坐标(I-ch、Q-ch的坐标），将发送码元映射到该坐标上。
[0060] 发送码元不限于所谓的电信号，也可W是光信号或电波等。
[0061] 发送码元通过通信路径2被传输至接收机3,但是，由于在通信路径2中受到噪声的 影响，因此，由接收机3接收到的接收码元的坐标有时与发送码元的坐标不同。
[0062] 接收机3由解调部31和纠错解码部32构成，在接收到在通信路径2中受到噪声的影 响的接收码元时，对产生错误的信息比特序列进行纠正，输出纠错后的信息比特序列(解码 后比特）。
[0063] 解调部31安装有图2的软判定值生成装置，实施如下处理:根据接收码元的I-ch、 Q-ch的坐标计算构成接收码元的各比特的对数似然比LLR化og-L化elihood Ratio)。
[0064] 运里，对解调部31安装有软判定值生成装置的情况进行说明，但是，除了该软判定 值生成装置之外，也可W安装例如均衡器等。均衡器等往往设置于软判定值生成装置的前 级。
[0065] 纠错解码部32使用由解调部31计算出的化R实施软判定解码，输出作为其解码结 果的纠错后的信息比特序列(解码后比特）。
[0066] 图2是示出本发明的实施方式1的软判定值生成装置的结构图。
[0067] 在图2中，硬判定值计算部41实施根据接收码元的I -ch、Q-ch的坐标计算硬判定值 的处理。另外，硬判定值计算部41构成硬判定值计算单元。
[0068] LLR计算部42实施根据接收码元的I-ch、Q-(：h的坐标近似计算在软判定解码中使 用的化R的处理。即，实施根据I-ch、Q-ch的坐标计算化R的近似值的处理。另外，LLR计算部 42构成近似值计算单元。
[0069] LLR校正部43实施如下处理:在由化R计算部42计算出的化R的符号比特与由硬判 定值计算部41计算出的硬判定值相矛盾的情况下，使该化R的符号比特反转，将符号比特反 转后的LLR作为软判定值而输出给纠错解码部32。另外，LLR校正部43构成近似值校正单元。
[0070] 在图2的例子中，假设作为软判定值生成装置的结构要素的硬判定值计算部41、 LLR计算部42 W及LLR校正部43分别由专用的硬件(例如，安装有CPU的半导体集成电路或者 单片机等)构成，但是，软判定值生成装置也可W由计算机构成。
[0071] 在由计算机构成软判定值生成装置的情况下，只要将记述有硬判定值计算部41、 LLR计算部42W及化R校正部43的处理内容的程序存储到计算机的存储器，该计算机的CPU 执行存储于该存储器的程序即可。
[0072] 图3是示出本发明的实施方式1的软判定值生成装置的处理内容(软判定值生成方 法)的流程图。
[0073] 接下来，对动作进行说明。
[0074] 发送机1的纠错编码部11在输入信息比特序列时，根据该信息比特序列生成被称 为校验比特的校验比特序列，将该信息比特序列和校验比特序列输出给调制部12。
[0075] 发送机1的调制部12在从纠错编码部11接收到信息比特序列和校验比特序列时， 按照预先指定的多值调制的调制方式所示的规则，决定与该信息比特序列和校验比特序列 对应的二维平面上的I-ch、Q-ch的坐标，将发送码元映射到该坐标上。
[0076] 运里，图4和图5是示出调制方式为8QAM时的星座映射的例子的说明图。在图4和图 5中，so~S7表示发送码元。
[0077] 运里，例示出调制方式为8QAM的情况，但是调制方式当然不限于8QAM。
[0078] 由调制部12映射后的发送码元通过通信路径2被传输给接收机3,但是，由于在通 信路径2中受到噪声的影响，因此，由接收机3接收到的接收码元的坐标有时与发送码元的 坐标不同。
[0079] 接收机3的解调部31在接收到在通信路径2中接受噪声的影响的接收码元时，根据 该接收码元的I-ch、Q-ch的坐标，计算构成接收码元的各比特的对数似然比LLR。
[0080] W下，具体说明解调部31的处理内容。
[0081 ]首先，解调部31的硬判定值计算部41根据接收码元的I-ch、Q-ch的坐标计算硬判 定值(图3的步骤ST1)。
[0082]由于硬判定值的计算处理是公知的技术，因此，省略详细的说明，例如有如下方法 等:在发送码元能够取得的全部I-ch、Q-(：h的坐标中，确定与接收码元的I-ch、Q-ch的坐标 最接近的发送码元的坐标，将分配给最接近的发送码元的比特值作为硬判定值。
[0083] LLR计算部42根据接收码元的I-ch、Q-(：h的坐标近似计算在软判定解码中使用的 LLR。即，根据I-ch、Q-ch的坐标计算LLR的近似值(步骤ST2)。
[0084] 为了计算准确的化R，使用上述式（1)是较好的，但是，如上所述需要较大的运算 量。
[0085] 因此，在LLR计算部42中，为了减小运算量，使用上述式(2)来近似计算LLR。
[0086] 另外，作为近似计算化R的方法，除了使用式(2)的方法W外还有如下方法:不寻找 与接收码元接近的发送码元，而在其它基准下选择发送码元，根据该发送码元近似计算 LLR。
[0087] 此外，还有如下方法等:参照记录有I-ch、Q-ch的坐标与化R的对应关系的查找表， 取得与I -ch、Q-ch的坐标对应的LLR。
[008引运里，LLR的符号比特表示比特的值是"0"还是"r，LLR的绝对值表示可靠度。
[0089] 在硬判定值计算部41计算出硬判定值，LLR计算部42近似计算出化則寸，LLR校正部 43判定在该硬判定值与LLR的符号比特之间是否产生矛盾(步骤ST3)。
[0090] 例如，在当LLR的符号比特为正时表示比特的值为"0"，当LLR的符号比特为负时表 示比特的值为"Γ的情况下，如果化R的符号比特为正并且硬判定值为"Γ，则产生矛盾。此 夕h如果LLR的符号比特为负并且硬判定值为"0"，则产生矛盾。
[OOW] 运里，示出当LLR的符号比特为正时表示比特的值为"0"，当LLR的符号比特为负时 表示比特的值为"Γ的情况，但运不过是一例，也可W是当化R的符号比特为正时表示比特 的值为"Γ，当LLR的符号比特为负时表示比特的值为"0"。
[0092] 当在硬判定值与化R的符号比特之间产生矛盾的情况下，LLR校正部43使该化R的 符号比特反转，将符号比特反转后的LLR作为软判定值而输出给纠错解码部32(步骤ST4)。
[0093] 旨P，如果由于当化R的符号比特为正时硬判定值为"Γ而产生矛盾，贝化LR校正部43 使化R的符号比特反转为负，将由负的符号比特和绝对值构成的化R作为软判定值而输出给 纠错解码部32。
[0094] 此外，如果由于当化R的符号比特为负时硬判定值为"0"而产生矛盾，则使LLR的符 号比特反转为正，将由正的符号比特和绝对值构成的化R作为软判定值而输出给纠错解码 部32。
[00M]另外，在将符号比特反转后的化R作为软判定值而输出时，可W对化R的绝对值(可 靠度)进行变更，也可W不变更，但是，期望提高后级的纠错解码部32中的纠错解码性能。
[0096] 例如，在使LLR的绝对值为最小值时，软判定解码的性能具有变高的倾向。
[0097] 当在硬判定值与化R的符号比特之间未产生矛盾的情况下，LLR校正部43将由化R 计算部42近似计算出的LLR作为软判定值而输出给纠错解码部32(步骤ST5)。
[0098] 纠错解码部32在从解调部31接收到软判定值时，使用该软判定值实施软判定解 码，输出作为其解码结果的纠错后的信息比特序列(解码后比特）。
[0099] 由于使用软判定值的软判定解码的处理本身是公知的技术，因此，省略详细的说 明。
[0100] 由上可知，根据该实施方式1，构成为设置有:硬判定值计算部41，其根据被实施了 多值调制的接收码元的I-ch、Q-ch的坐标计算硬判定值；W及化R计算部42，其根据接收码 元的I-ch、Q-di的坐标近似计算化R，化R校正部43在由化R计算部42计算出的化R的符号比 特与由硬判定值计算部41计算出的硬判定值相矛盾的情况下，使该化R的符号比特反转，将 符号比特反转后的化R作为软判定值而输出给纠错解码部32。因此，起到能够W较小的运算 量计算出近似精度较高的LLR的效果。
[0101] 旨P，根据该实施方式1，LLR计算部42近似计算化R，由此，使化R的运算量减小，但 是，由于使用能够W较低运算量计算出的硬判定值来校正化R，因此，能够提高化R的近似精 度。因此，能够W较小的运算量计算出近似精度较高的LLR。
[0102] 在该实施方式1中，示出了调制方式为8QAM的例子，但是，在使用调制多值度为2的 奇数次幕的QAM或APSK等调制方式的情况下，一般情况下，与构成接收码元的各比特对应的 LLR依赖于I-ch坐标和Q-ch坐标双方，因此，计算高精度的LLR的近似值需要较大的运算量。
[0103] 在该实施方式1中，即使在使用调制多值度为2的奇数次幕的QAM或APSK等调制方 式的情况下也能够减小运算量，因此，在W调制多值度为2的奇数次幕的QAM或APSK等调制 方式对接收码元进行了调制的情况下，LLR计算部42仅使用该接收码元的坐标中的I-ch的 坐标或者Q-ch的坐标中的任意一方来计算LLR的近似值。
[0104] 在仅使用I-ch的坐标计算化R的近似值的情况下，例如，使Q-ch的坐标为0来计算 LLR的近似值。
[01化]此外，在仅使用Q-ch的坐标来计算化R的近似值的情况下，例如，使I-ch的坐标为0 来计算LLR的近似值。
[0106] 由此，即使在使用调制多值度为2的奇数次幕的QAM或APSK等调制方式的情况下也 能够减小运算量。在该情况下，LLR校正部43使用能够W较低运算量计算出的硬判定值来校 正LLR，因此，也能够提高LLR的近似精度。
[0107] 实施方式2
[0108] 图6是示出本发明的实施方式2的软判定值生成装置的结构图，图中，由于与图1相 同的标号表示同一或者相当部分，因此省略说明。
[0109] 比特宽度减小部44例如由安装有CPU的半导体集成电路或者单片机等构成，实施 如下处理:减小表示接收码元的I-ch、Q-ch的坐标的数字数据的比特宽度，将比特宽度减小 后的接收码元的I-ch、Q-di的坐标输出给化R计算部42。另外，比特宽度减小部44构成比特 宽度减小单元。
[0110]在上述实施方式1中，示出了化R计算部42根据接收码元的I-ch、Q-(：h的坐标近似 计算化R来减小运算量，在该实施方式2中，为了进一步减小运算量而安装比特宽度减小部 44。
[0111]比特宽度减小部44在接收到接收码元的I-ch、Q-ch的坐标时，减小表示I-ch、Q-ch 的坐标的数字数据的比特宽度，将比特宽度减小后的接收码元的I-ch、Q-ch的坐标输出给 LLR计算部42。
[0112] 例如，在I-ch的坐标和Q-ch的坐标分别Wn比特的数字数据输入的情况下，将运些 数字数据的比特宽度减小至m比特(m<n)。
[0113] 作为减小比特宽度的方法，可W减小表示I-ch、Q-ch的坐标的数字数据的低位(n- m)比特，也可W通过剪辑处理来减小高位(n-m)比特。
[0114] 对于I -ch、Q-ch的坐标中的坐标值X (-化《X <化-1)，也可W如下述式(4)所示，计 算(n-m)比特减小后的坐标值y。
[011引 ?在的情况下，
[0116]
[0117] ?在x<0的情况下，
[0118]
(4]
[0119] 在式(4)中，a是能够任意设定的常数，但是，假定根据初始的比特宽度η和减小后 的比特宽度m适当设定。期望通过模拟等来实施纠错解码部32的性能评价，成为纠错性能最 高的值。
[0120] LLR计算部42在从比特宽度减小部44接收到比特宽度减小后的接收码元的I-ch、 Q-ch的坐标时，与上述实施方式1同样地，根据该接收码元的I-ch、Q-ch的坐标近似计算 LLR，但是由于比特宽度减小，因此，能够大幅减小LLR的近似计算处理的运算量。
[0121] 例如，在使用参照记录有I-ch、Q-di的坐标与化R的对应关系的查找表来取得与I- ch、Q-ch的坐标对应的化R的方法的情况下，假设将表示I-ch、Q-(：h的坐标的数字数据的比 特宽度减小1比特时，能够将查找表的地址宽度减小2比特，因此，能够将查找表的尺寸减小 至 1/4。
[0122] 另外，如果使被比特宽度减小部44减小的比特宽度变大，使表示I-ch、Q-ch的坐标 的数字数据的比特宽度变得极小，则由化R计算部42计算出的化R的近似精度大幅劣化，即 使由LLR校正部43进行校正，有时也无法充分得到近似精度。
[0123] 但是，产生运样的状况只限于使表示I-ch、Q-ch的坐标的数字数据的比特宽度为2 比特等减小至极小比特宽度的情况。
[0124] 虽然还取决于调制方式的多值度，但是，只要比特宽度减小后的数字数据的比特 宽度为3比特W上，则不会引起运样的近似精度的大幅劣化。但是，调制方式的多值度越多， 则需要使比特宽度减小后的数字数据的比特宽度越大。
[0125] 在解调部31中，如上所述，除了软判定值生成装置之外，有时安装有均衡器等，但 是，在均衡器等中，作为接收码元的I-ch、Q-ch的坐标，需要较大比特宽度的坐标。
[0126] 由于该实施方式1中的LLR计算部42通常设置于均衡器等的后级，因此，I-ch、Q-ch 的坐标的比特宽度往往较大。因此，即使减小某种程度的比特宽度，LLR的近似精度也不会 大幅劣化。
[0127] 减小的比特宽度期望是通过模拟等实施纠错解码部32的性能评价而使纠错性能 较高的值。此外，期望计算并且决定通过比特减小而减小的运算量和电路规模。
[0128] 另外，伴随着比特宽度减小的化R计算部42中的化R的近似计算处理的运算量的减 小量比比特宽度减小部44的比特宽度减小处理的运算量大，因此，软判定值生成装置整体 的运算量变小。因此，与上述实施方式1相比，能够使运算量变小并且能够实现电路的更小 型化。
[0129] 实施方式3
[0130] 图7是示出本发明的实施方式3的软判定值生成装置的结构图。
[0131] 在图3中，硬判定值计算部51实施如下处理:根据接收码元的I-ch、Q-ch的坐标计 算硬判定值町1，并且根据与该接收码元相比前一个时刻的接收码元即基准码元的I-ch、Q- ch的坐标计算硬判定值町2。另外，硬判定值计算部51构成硬判定值计算单元。
[0132] 硬判定差动解码部52实施如下处理:使用由硬判定值计算部51计算出的硬判定值 町1、町2实施硬判定的差动解码，计算差动解码后的硬判定值町3。另外，硬判定差动解码部 52构成硬判定差动解码单元。
[0133] 比特宽度减小部53实施如下处理:减小表示接收码元的I-ch、Q-ch的坐标的数字 数据的比特宽度，并且减小表示基准码元的I-ch、Q-ch的坐标的数字数据的比特宽度，将比 特宽度减小后的接收码元的I-ch、Q-ch的坐标W及比特宽度减小后的基准码元的I-ch、Q- ch的坐标输出给LLR计算部54。另外，比特宽度减小部53构成比特宽度减小单元。
[0134] LLR计算部54实施如下处理:根据从比特宽度减小部53输出的比特宽度减小后的 接收码元的I-ch、Q-ch的坐标和比特宽度减小后的基准码元的I-ch、Q-(：h的坐标，近似计算 在软判定解码中使用的LLR。另外，LLR计算部54构成近似值计算单元。
[0135] LLR校正部55实施如下处理:在由化R计算部54计算出的化R的符号比特与由硬判 定差动解码部52计算出的差动解码后的硬判定值町3相矛盾的情况下，使该化R的符号比特 反转，将符号比特反转后的化R作为软判定值而输出给纠错解码部32。另外，LLR校正部55构 成近似值校正单元。
[0136] 在图7的例子中，假设作为软判定值生成装置的结构要素的硬判定值计算部51、硬 判定差动解码部52、比特宽度减小部53、LLR计算部54W及化R校正部55分别由专用的硬件 (例如，安装有CPU的半导体集成电路或者单片机等）构成，但是，软判定值生成装置也可W 由计算机构成。
[0137] 在由计算机构成软判定值生成装置的情况下，只要将记述有硬判定值计算部51、 硬判定差动解码部52、比特宽度减小部53、LLR计算部54W及化R校正部55的处理内容的程 序存储到计算机的存储器，该计算机的CPU执行存储于该存储器的程序即可。
[0138] 图8是示出本发明的实施方式3的软判定值生成装置的处理内容(软判定值生成方 法)的流程图。
[0139] 接下来，对动作进行说明。
[0140] 在该实施方式3中，假设W伴随着差动编码的调制方式对接收码元进行了调制。
[0141] 硬判定值计算部51在接收到由发送机1的调制部12差动编码后的接收码元时，与 图2的硬判定值计算部41同样地，根据该接收码元的I -ch、Q-ch的坐标计算硬判定值町1 (图 8的步骤ST11)。
[0142] 此外，硬判定值计算部51在接收到与该接收码元相比前一个时刻的接收码元即基 准码元时，与接收码元的情况同样地，根据该基准码元的I-ch、Q-ch的坐标计算硬判定值 町2(步骤ST11)。
[0143] 比特宽度减小部53在接收到由发送机1的调制部12差动编码后的接收码元时，与 图6的比特宽度减小部44同样地，减小表示该接收码元的I-ch、Q-ch的坐标的数字数据的比 特宽度(步骤ST12)。
[0144] 此外，比特宽度减小部53在接收到基准码元时，与接收码元的情况同样地，减小表 示该基准码元的I-ch、Q-ch的坐标的数字数据的比特宽度(步骤ST12)。
[0145] 比特宽度减小部53独立地实施对接收码元的坐标的比特宽度减小处理W及对基 准码元的坐标的比特宽度减小处理，但是，有时也能够根据基准码元的坐标来使基准码元 和接收码元W相同角度旋转，从而减小比特宽度而不减小比特精度。
[0146] 在根据基准码元的相位(连接码元和原点的线段与I-ch轴所成的角度)与发送码 元的相位之差来实施差动编码的情况下，可W对基准码元和接收码元的坐标实施旋转等转 换而不改变其相位差。
[0147] 例如，发送机1的调制部12在使基准码元与发送码元的相位差为90度来进行差动 编码的情况下，使接收到的基准码元和接收码元旋转，使得基准码元处于第一象限。此时， 如上所述，如果接收码元也W相同角度实施旋转，则由于相位差得到确保，因而化R的计算 不会产生障碍。
[0148] 由于旋转后的基准码元必须处于第一象限，表示I-ch的坐标和Q-ch的坐标的正负 的符号比特必须是0,因此，也可W减小符号比特。因此，能够1比特1比特地减小基准码元的 I-ch的坐标和Q-ch的坐标而不使比特精度下降。
[0149] 作为被实施了运样的差动编码的调制方式，例如有差动编码QPSK(DQPSK)。此外， 即使是BPSK、8QAM或16QAM等，也有90度或者180度单位的差动编码方法，能够通过本操作来 减小比特宽度。
[0150] 在硬判定值计算部51计算出硬判定值町1、町2时，硬判定差动解码部52按照由发送 机1的调制部12进行的差动编码的规则，使用该硬判定值町1、町2实施硬判定的差动解码，由 此，计算差动解码后的硬判定值町3(步骤ST13)。
[0151] 例如，在调制部12根据基准码元的相位和要发送的比特串之间的关系来决定发送 码元的相位的情况下，能够根据接收码元与基准码元之间的相位差进行差动解码。也能够 在通过比特宽度减小部53的比特宽度减小处理来实施已说明的旋转之后进行解码。
[0152] 无论如何，只要使用与由发送机1的调制部12进行的处理没有跑麗的差动解码方 法，就能够实现本结构。由于通过硬判定进行处理，因此，硬判定的差动解码运算量较小。特 别地，运算量小到与LLR的计算相比不成问题的程度。
[0153] LLR计算部54在从比特宽度减小部53接收到比特宽度减小后的接收码元的I-ch、 Q-ch的坐标和比特宽度减小后的基准码元的I-ch、Q-ch的坐标时，根据比特宽度减小后的 接收码元的I-ch、Q-ch的坐标和比特宽度减小后的基准码元的I-ch、Q-(：h的坐标，近似计算 在软判定解码中使用的LLR(步骤ST14)。
[0154] 如果计算上述式（3)，则即使是差动编码后的接收码元，也能够计算化R，但是，由 于式(3)的运算量巨大，因此，近似计算LLR。
[0155] 作为式(3)的具体的近似运算方法的一例，有上述专利文献2中公开的方法。
[0156] 此外，作为与专利文献2中公开的方法类似的方法，也能够使用通过减少发送码元 的候补来计算LLR的方法。
[0157] 此外，还有参照记录有接收码元和基准码元的I-ch、Q-ch的坐标与化R的对应关系 的查找表来取得与I-ch、Q-di的坐标对应的化R的方法等。此时，与上述实施方式1、2相比， 查找表的地址宽度变大，查找表的尺寸变大，但是，由于由比特宽度减小部53实施了比特宽 度减小处理，因此，能够抑制表尺寸的增大。
[0158] 无论哪种方法，只要是通过后级的化R校正部55的校正能够得到一定的近似精度 的方法，就能够应用。
[0159] 另外，由于即使在使用调制多值度为2的奇数次幕的QAM或APSK等调制方式的情况 下，也能够减小运算量，因此，与图2的化R计算部42同样地，在W调制多值度为2的奇数次幕 的QAM或APSK等调制方式对接收码元进行了调制的情况下，LL时十算部54仅使用该接收码元 的坐标中的I -ch的坐标和Q-ch的坐标中的任意一方来计算LLR的近似值。
[0160] 在硬判定差动解码部52计算出硬判定值町3，化R计算部54近似计算出化則寸，LLR 校正部55判定在该硬判定值町3与化R的符号比特之间是否产生矛盾(步骤ST15)。
[0161] 例如，在当LLR的符号比特为正时表示比特的值为"0"，当LLR的符号比特为负时表 示比特的值为"Γ的情况下，如果化R的符号比特为正并且硬判定值为"Γ，则产生矛盾。此 夕h如果LLR的符号比特为负并且硬判定值为"0"，则产生矛盾。
[016^ 运里，示出当LLR的符号比特为正时表示比特的值为"0"，当LLR的符号比特为负时 表示比特的值为"Γ的情况，但运不过是一例，也可W是当化R的符号比特为正时表示比特 的值为"Γ，当LLR的符号比特为负时表示比特的值为"0"。
[0163] 当在硬判定值町3与化R的符号比特之间产生矛盾的情况下，LLR校正部55使该化R 的符号比特反转，将符号比特反转后的化R作为软判定值而输出给纠错解码部32(步骤 ST16)。
[0164] 即，如果由于当化R的符号比特为正时硬判定值为"Γ而产生矛盾，贝化LR校正部55 使化R的符号比特反转为负，将由负的符号比特和绝对值构成的化R作为软判定值而输出给 纠错解码部32。
[0165] 此外，如果由于当化R的符号比特为负时硬判定值为"0"而产生矛盾，则使LLR的符 号比特反转为正，将由正的符号比特和绝对值构成的化R作为软判定值而输出给纠错解码 部32。
[0166] 另外，在将符号比特反转后的化R作为软判定值而输出时，可W对化R的绝对值(可 靠度)进行变更，也可W不变更，但是，期望提高后级的纠错解码部32中的纠错解码性能。
[0167] 例如，在使LLR的绝对值为最小值时，软判定解码的性能具有变高的倾向。
[016引当在硬判定值町3与化R的符号比特之间未产生矛盾的情况下，LLR校正部55将由 LLR计算部54近似计算出的LLR作为软判定值而输出给纠错解码部32(步骤ST17)。
[0169] 由上可知，根据该实施方式3,构成为设置有:硬判定值计算部51，其根据接收码元 的I-ch、Q-ch的坐标计算硬判定值町1，并且，根据基准码元的I-ch、Q-ch的坐标计算硬判定 值町2;硬判定差动解码部52，其使用由硬判定值计算部51计算出的硬判定值町1、町2实施硬 判定的差动解码，计算差动解码后的硬判定值町3; W及化R计算部54,其根据从比特宽度减 小部53输出的比特宽度减小后的接收码元的I-ch、Q-ch的坐标和比特宽度减小后的基准码 元的I-ch、Q-ch的坐标近似计算在软判定解码中使用的化R，化R校正部55在由化R计算部54 计算出的化R的符号比特与由硬判定差动解码部52计算出的差动解码后的硬判定值町3相 矛盾的情况下，使该化R的符号比特反转，将符号比特反转后的化R作为软判定值输出给纠 错解码部32。因此，起到如下效果：即使在使用伴随着差动编码的调制方式的情况下，也能 够W较小的运算量计算近似精度较高的LLR。
[0170] 另外，在该实施方式3中，与上述专利文献2不同，对于QPSKW外的调制方式，也能 够W较低的运算量计算高精度的LLR。对于图4和图5所示的8QAM，当然也能够得到本效果。
[0171] 实施方式4
[0172] 在上述实施方式3中，说明了构成接收码元的全部比特被差动编码的情况，但是， 有时仅对构成接收码元的多个比特中的一部分比特进行差动编码。
[0173] 例如，在接收码元是3比特结构时，有时仅对高位2比特进行差动编码，不对低位1 比特进行差动编码。
[0174] 图9示出能够应用于仅对构成接收码元的多个比特中的一部分比特进行差动编码 时的软判定值生成装置。
[0175] 图9的软判定值生成装置除了上述实施方式3中的图7的硬判定值计算部51、硬判 定差动解码部52、比特宽度减小部53、LLR计算部54W及LLR校正部55之外，具有上述实施方 式1中的图2的硬判定值计算部4ULLR计算部42W及LLR校正部43。
[0176] 在该实施方式4中，硬判定值计算部41、LLR计算部42 W及化R校正部43构成对数似 然比计算单元。
[0177] 在图9的例子中未安装比特宽度减小部44,但是，比特宽度减小部44也可W配置于 LLR计算部42的前级。
[0178] 在图9的软判定值生成装置中，硬判定值计算部51和比特宽度减小部53将被差动 编码的接收码元的比特的坐标与基准码元的坐标一起接收。在该情况下，实施与上述实施 方式3同样的处理。
[0179] 另一方面，硬判定值计算部51和化R计算部42接收未被差动编码的接收码元的比 特的坐标。在该情况下，实施与上述实施方式1同样的处理。
[0180] 由此，起到如下效果：即使在仅对构成接收码元的多个比特中的一部分比特进行 差动编码的情况下，也能够W较小的运算量计算近似精度较高的LLR。
[0181] 另外，本申请能够在其发明的范围内，进行各实施方式的自由组合、或者各实施方 式的任意结构要素的变形或者在各实施方式中省略任意结构要素。
[0182] 产业上的可利用性
[0183] 本发明的软判定值生成装置具有近似值校正单元，该近似值校正单元在由近似值 计算单元计算出的近似值的符号比特与由硬判定值计算单元计算出的硬判定值相矛盾的 情况下，使该近似值的符号比特反转，将符号比特反转后的近似值作为软判定值而输出，能 够W较小的运算量计算近似精度较高的LLR，因此，适合用于数字通信系统中的数据纠错。
[0184] 标号说明
[0185] 1:发送机;2:通信路径;3:接收机；11:纠错编码部；12:调制部;31:解调部;32:纠 错解码部;41:硬判定值计算部(硬判定值计算单元、对数似然比计算单元）；42:LLR计算部 (近似值计算单元、对数似然比计算单元）；43:LLR校正部(近似值校正单元、对数似然比计 算单元）；44:比特宽度减小部（比特宽度减小单元）；51:硬判定值计算部(硬判定值计算单 元）；52:硬判定差动解码部(硬判定差动解码单元）；53:比特宽度减小部（比特宽度减小单 元）；54:LLR计算部(近似值计算单元）；55:LLR校正部(近似值校正单元）。
【主权项】
1. 一种软判定值生成装置，其中，该软判定值生成装置具有： 硬判定值计算单元，其根据被实施了多值调制的接收码元的坐标计算硬判定值； 近似值计算单元，其根据所述接收码元的坐标计算在软判定解码中使用的对数似然比 的近似值；以及 近似值校正单元，其在由所述近似值计算单元计算出的近似值的符号比特与由所述硬 判定值计算单元计算出的硬判定值相矛盾的情况下，使所述近似值的符号比特反转，将符 号比特反转后的近似值作为软判定值而输出。2. 根据权利要求1所述的软判定值生成装置，其特征在于， 在以调制多值度为2的奇数次幂的调制方式对所述接收码元进行了调制的情况下，所 述近似值计算单元仅使用所述接收码元的坐标中的、同相成分的坐标和正交成分的坐标中 的任意一方来计算所述对数似然比的近似值。3. 根据权利要求1所述的软判定值生成装置，其特征在于， 该软判定值生成装置具有比特宽度减小单元，该比特宽度减小单元减小表示所述接收 码元的坐标的数字数据的比特宽度，将比特宽度减小后的接收码元的坐标输出给所述近似 值计算单元。4. 一种软判定值生成装置，其中，该软判定值生成装置具有： 硬判定值计算单元，其根据以进行差动编码的调制方式被实施了多值调制的接收码元 的坐标计算硬判定值，并且，根据与所述接收码元相比前一个时刻的接收码元即基准码元 的坐标计算硬判定值； 硬判定差动解码单元，其使用由所述硬判定值计算单元根据所述接收码元的坐标计算 出的硬判定值和根据所述基准码元的坐标计算出的硬判定值，实施硬判定的差动解码，计 算差动解码后的硬判定值； 近似值计算单元，其根据所述接收码元的坐标和所述基准码元的坐标计算在软判定解 码中使用的对数似然比的近似值；以及 近似值校正单元，其在由所述近似值计算单元计算出的近似值的符号比特与由所述硬 判定差动解码单元计算出的差动解码后的硬判定值相矛盾的情况下，使所述近似值的符号 比特反转，将符号比特反转后的近似值作为软判定值而输出。5. 根据权利要求4所述的软判定值生成装置，其特征在于， 在以调制多值度为2的奇数次幂的调制方式对所述接收码元进行了调制的情况下，所 述近似值计算单元仅使用所述接收码元的坐标和所述基准码元的坐标中的、同相成分的坐 标和正交成分的坐标中的任意一方来计算所述对数似然比的近似值。6. 根据权利要求4所述的软判定值生成装置，其特征在于， 该软判定值生成装置具有比特宽度减小单元，该比特宽度减小单元减小表示所述接收 码元的坐标的数字数据的比特宽度，并且，减小表示所述基准码元的坐标的数字数据的比 特宽度，将比特宽度减小后的接收码元的坐标和比特宽度减小后的基准码元的坐标输出给 所述近似值计算单元。7. 根据权利要求4所述的软判定值生成装置，其特征在于， 该软判定值生成装置具有对数似然比计算单元，该对数似然比计算单元在构成所述接 收码元的多个比特中只有一部分比特被进行了差动编码的情况下，根据构成所述接收码元 的比特的坐标计算在软判定解码中使用的对数似然比， 所述硬判定值计算单元和所述近似值校正单元将被进行了所述差动编码的所述接收 码元的比特的坐标与所述基准码元的坐标一起接收， 所述对数似然比计算单元接收不是所述差动编码的对象的所述接收码元的比特的坐 标。8. -种软判定值生成方法，其中，该软判定值生成方法具有： 硬判定值计算处理步骤，硬判定值计算单元根据被实施了多值调制的接收码元的坐标 计算硬判定值； 近似值计算处理步骤，近似值计算单元根据所述接收码元的坐标计算在软判定解码中 使用的对数似然比的近似值；以及 近似值校正处理步骤，近似值校正单元在通过所述近似值计算处理步骤计算出的近似 值的符号比特与通过所述硬判定值计算处理步骤计算出的硬判定值相矛盾的情况下，使所 述近似值的符号比特反转，将符号比特反转后的近似值作为软判定值而输出。9. 一种软判定值生成方法，其中，该软判定值生成方法具有： 硬判定值计算处理步骤，硬判定值计算单元根据以进行差动编码的调制方式被实施了 多值调制的接收码元的坐标计算硬判定值，并且，根据与所述接收码元相比前一个时刻的 接收码元即基准码元的坐标计算硬判定值； 硬判定差动解码处理步骤，硬判定差动解码单元使用通过所述硬判定值计算处理步骤 根据所述接收码元的坐标计算出的硬判定值和根据所述基准码元的坐标计算出的硬判定 值，实施硬判定的差动解码，计算差动解码后的硬判定值； 近似值计算处理步骤，近似值计算单元根据所述接收码元的坐标和所述基准码元的坐 标计算在软判定解码中使用的对数似然比的近似值;以及 近似值校正处理步骤，近似值校正单元在通过所述近似值计算处理步骤计算出的近似 值的符号比特与通过所述硬判定差动解码处理步骤计算出的差动解码后的硬判定值相矛 盾的情况下，使所述近似值的符号比特反转，将符号比特反转后的近似值作为软判定值而 输出。
【文档编号】H03M13/45GK106063216SQ201480075224
【公开日】2016年10月26日
【申请日】2014年10月10日
【发明人】杉原坚也
【申请人】三菱电机株式会社