V-by-One接口超高清图像信号源的制作方法
【技术领域】
[0001]本实用新型涉及液晶电视领域中的液晶屏驱动技术，具体涉及一种由ARM将图像内容从SD卡读出并通过FPGA载入到DDR3内存条中，再由FPGA读取DDR3内存条中的图像并输出到V-by-One接口上的图像信号发生装置。
【背景技术】
[0002]在过去十年间，电视技术经历了难以想象的快速发展，模拟显示技术被数字技术所替代，全高清(FHD，1920 X 1080分辨率)电视的理念已深入人心，为用户带来了无与伦比的观赏体验，随着液晶平板电视的全面普及，其屏幕尺寸日益增加，使得像素密度(PPI)不断下降，全高清分辨率无法满足用户更高视听体验要求，超高清(UHD，3840 X 2160)，即俗称4K2K电视就逐渐普及起来。
[0003]全高清电视内部配线，传输图像信号都是采用LVDS标准。相对于全高清分辨率，超高清分辨率的数据量是全高清的4倍，使用原来的LVDS标准已无法满足超高清分辨率数据量的传输，日本赛恩电子公司(THine)进行了 V-by-One的开发，V-by-One除了包含SerDes技术以外，还采用了时钟信号恢复等技术，使得每对线的最大传输速度达到了3.75Gbp，并解决了时滞问题，同时还降低了 EMI干扰及功耗。
[0004]由于V-by-One接口的液晶屏幕刚刚普及，所对应检测仪器设备还未跟上，因此，急需一种高效可靠的V-by-One接口超高清图像信号源，用于生产线测量液晶屏或者液晶驱动板使用。
【实用新型内容】
[0005]本实用新型旨在提供一种V-by-One接口超高清图像信号源装置，用以实现驱动V-by-0ne接口的超高清液晶屏。
[0006]为了实现上述目的，本实用新型的基本思路为:由ARM将图像内容从SD卡读出并通过FPGA载入到DDR3内存条中，再由FPGA读取DDR3内存条中的图像并输出到FPGA的LVDS端口上，再由LVDS转V-by-0ne芯片转换成V-by-0ne信号并输出到V-by-0ne接口上。
[0007]V-by-0ne接口超高清图像信号源，该图像信号源装置包括:ARM模块、FPGA模块、LVDS_T0_VB0模块、16LANE V-by-0ne输出模块、4CH LVDS输出模块、DDR3内存条模块、SD卡模块、PS/2模块、红外接收模块、OLED模块、RS232模块组成；其特征在于，所述16LANEV-by-One输出模块的输出端设置有16LANE V-by-One差分信号输出端口，输入端连接在所述的LVDS_T0_VB0模块；所述4CH LVDS输出模块的输出端设置有4通道LVDS差分输出端口，输入端连接在所述的FPGA模块；所述DDR3内存条模块由所述的FPGA模块控制；所述的FPGA模块由所述的ARM模块控制；所述的SD卡模块由所述的ARM模块控制；所述的OLED模块由所述的ARM模块控制；所述的ARM模块由所述的PS/2模块；所述红外接收模块和所述的RS232模块控制。
[0008]本实用新型具有如下优点:
[0009]1、提供16LANE V-by-One差分信号输出，最大分辨率支持3840 x 2160 120Hz ；
[0010]2、提供4通道LVDS差分信号输出，最大分辨率支持1920 X 1080 120Hz;
[0011]3、支持JEIDA、VESA格式，8Bit (4对数据线)、1Bit (5对数据线)数据位深；
[0012]4、V-by-One信号输出时支持一个sect1n、两个sect1n和四个sect1n的图像格式；
[0013]5、支持偏光式3D和快门式3D图像输出，快门式3D输出时提供3D同步信号输出；
[0014]6、软件可设置的参数包括:点频Fclk、行同步Hs、行前沿Hbp、行有效Hde、行后沿Hfp、场同步Vs、场前沿Vbp、场有效Vde、场后沿Vfp、上电时序、掉电时序；
[0015]7、支持十字光标定位功能，通过鼠标移动输出图像上的十字光标，并在信号源面板上的OLED显示当前十字光标的中心坐标；
[0016]8、支持通过RS232接口控制信号源，可用于自动化测控系统；
[0017]9、支持通过PS/2接口的鼠标左键、右键控制信号源图像切换，中键控制信号源输出开关切换；
[0018]10、信号源配有红外接收装置，支持通过红外遥控器控制信号源；
【附图说明】
[0019]此处所说明的附图用来提供对本实用新型的进一步理解，构成本申请的一部分，并不构成对本实用新型的不但限定，在附图中:
[0020]图1为本实用新型的整体设计结构图。
[0021]图2为本实用新型的FPGA模块内部设计结构图。
【具体实施方式】
[0022]应当理解，此处所描述的具体实施例仅仅用以解释本发明，并不用于限定本发明。
[0023]参见图1所示，本实用新型提出的新型V-by-One接口超高清图像信号源装置，包括 ARM 模块、FPGA 模块、LVDS_T0_VB0 模块、16LANE V-by-0ne 输出模块、4CH LVDS 输出模块、DDR3内存条模块、SD卡模块、PS/2模块、红外接收模块、OLED模块、RS232模块；上电时由ARM模块将图像内容从SD卡模块中读出并通过FPGA模块载入到DDR3内存条模块中，再由FPGA模块读取DDR3内存条模块中的图像并通过LVDS输出到LVDS转V-by-One模块上，最后由LVDS转V-by-0ne模块转换成V-by-0ne信号输出到16LANE V-by-0ne输出模块上，上电后ARM模块实时接收PS/2模块的鼠标命令、红外接收模块的红外遥控器命令控制图像切换和输出信号开关，ARM模块实时接收RS232模块的电脑命令控制输出参数、图像参数和输出开关。
[0024]参见图2所示，本实用新型提出的新型V-by-One接口超高清图像信号源装置的 FPGA 模块，包括 ArmCtrl 模块、Ddr3Ctrl 模块、IntImagGen 模块、VdoTimeGen 模块、VdoDataGen模块、CrossBar模块、16CH LVDS模块；ArmCtrI模块与图1中ARM模块进行通信，控制图2中其它模块的工作，Ddr3Ctrl模块用于读写图1中DDR3内存条模块，IntImagGen模块用于产生内置图像并通过Ddr3Ctrl模块写到图1的DDR3内存条模块中，VdoTimeGen模块按照ArmCtrl模块提供的视频时序参数输出视频时序信号给VdoDataGen模块，VdoDataGen模块按照VdoTimeGen模块提供的视频时序通过Ddr3Ctrl模块从图1的DDR3内存条模块中读取图像输出给CrossBar模块，CrossBar模块接收VdoDataGen模块的图像数据，并根据ArmCtrl模块提供的坐标参数在图像数据上叠加十字光标，将叠加十字光标的图像数据输出到16CH LVDS模块上。
【主权项】
1.ν-by-One接口超高清图像信号源，由ARM模块、FPGA模块、LVDS_T0_VB0模块、16LANEV-by-One输出模块、4CH LVDS输出模块、DDR3内存条模块、SD卡模块、PS/2模块、红外接收模块、OLED模块、RS232模块组成；其特征在于，所述16LANE V-by-0ne输出模块的输出端设置有16LANE V-by-0ne差分信号输出端口，输入端连接在所述的LVDS_T0_VB0模块；所述4CH LVDS输出模块的输出端设置有4通道LVDS差分输出端口，输入端连接在所述的FPGA模块；所述DDR3内存条模块由所述的FPGA模块控制；所述的FPGA模块由所述的ARM模块控制；所述的SD卡模块由所述的ARM模块控制；所述的OLED模块由所述的ARM模块控制；所述的ARM模块由所述的PS/2模块、所述的红外接收模块和所述的RS232模块控制。
2.根据权利要求1所述的V-by-One接口超高清图像信号源，其特征在于，16LANEV-by-0ne输出模块将FPGA模块产生的16CH LVDS信号经过8片THCV215芯片转换成16LANEV-by-One信号,构成16LANE V-by-One输出模块。
3.根据权利要求1所述的V-by-One接口超高清图像信号源，其特征在于，FPGA模块内部由 ArmCtrl 模块、Ddr3Ctrl 模块、IntImgGen 模块、VdoTimeGen 模块、VdoDataGen 模块、CrossBar模块、16CH LVDS模块组成；其特征在于，所述ArmCtrl模块用于与所述的ARM模块通信；所述Ddr3Ctrl模块用于读写所述的DDR3内存条模块；所述VdoTimeGen模块由所述ArmCtrl模块控制产生视频时序信号；所述的VdoDataGen模块由所述的ArmCtrl模块控制，按照所述的VdoTimeGen模块所产生的视频时序信号产生图像数据；所述CrossBar模块接收所述VdoDataGen模块产生的图像数据,并在所述ArmCtrl模块指定坐标位置上叠加十字光标到图像数据上；所述16CH LVDS模块输出所述的CrossBar模块输出的视频数据；所述的IntImgGen模块由所述的ArmCtrl模块控制产生内置图像并写到所述的DDR3内存条模块。
4.根据权利要求1所述的V-by-One接口超高清图像信号源，其特征在于，可以输出内置图像和外置图像，内置图像由IntImgGen模块产生并写到DDR3内存条模块中；外置图像以BMP格式的方式放置在SD卡模块中，上电后ARM模块读取放置在SD卡模块中的BMP图像并通过FPGA模块写到DDR3内存条模块中。
5.根据权利要求1所述的V-by-One接口超高清图像信号源，其特征在于，由ARM模块实时读取连接在PS/2模块的鼠标的坐标，并更新所述FPGA模块的十字光标坐标值。
6.根据权利要求1所述的V-by-One接口超高清图像信号源，其特征在于，由RS232模块通过电脑控制输出信号参数、控制输出图像切换、控制输出信号开关。
7.根据权利要求1所述的V-by-One接口超高清图像信号源，其特征在于，由鼠标通过PS/2模块控制输出图像切换、控制输出信号开关。
8.根据权利要求1所述的V-by-One接口超高清图像信号源，其特征在于，由红外遥控器通过红外接收模块控制输出图像切换、控制输出信号开关。
【专利摘要】V-by-One接口超高清图像信号源，输出16LANE V-by-One信号，用于驱动V-by-One接口的超高清液晶屏。信号源上电后由ARM读取SD卡中的测试图并通过FPGA写到DDR3内存条上，然后由ARM控制FPGA读取DDR3内存条上的测试图并输出到16通道LVDS信号上，最后由LVDS转V-by-One芯片THCV215转换成16LANE V-by-One信号输出到V-by-One接口上，信号源带有RS232通信接口，可用于液晶屏驱动板的自动测试系统。
【IPC分类】H04N7-01, H04N5-765
【公开号】CN204392421
【申请号】CN201420790639
【发明人】许伟凤, 殷乐生
【申请人】北京阿格思科技有限公司
【公开日】2015年6月10日
【申请日】2014年12月15日