一种煤矿井下网络视频监控终端电路的制作方法
【技术领域】
[0001]本实用新型属于网络视频监控技术领域，具体涉及一种煤矿井下网络视频监控终端电路。
【背景技术】
[0002]在美国，煤矿已实现高度机械化，井下工作人员很少，作业规范，巷道通畅，一旦发生事故，易于撤离，伤亡不大。而在我国，采煤机械化程度仅为45 %，矿工队伍很大一部分是文化水平较低、培训有限的农民工，甚至存在井下抽烟等严重违章现象。这样的众多矿工在高度危险的作业环境中，极易发生事故，造成重大伤亡。重要煤矿事故发生的原因主要体现在:地面与井下人员的信息沟通不及时，地面人员难以及时动态掌握井下人员的分布及作业情况，一旦煤矿事故发生，抢险救灾、安全救护的效率低，搜救效果差。目前，煤矿井下作业因为远离地面，地形复杂，环境恶劣，与地面人员沟通不便，如果利用远程视频监控系统，地面监控人员则可以直接对井下情况进行实时监控，不仅能直观地监视和记录井下工作现场的安全生产情况，而且能及时发现事故隐患，防患于未然，也能为事后分析事故提供有关的第一手图像资料，同时，上级有关监管部门也能够通过网络远程查看进行状况，提出整改方法。但是，现有技术中用在煤矿井下的视频监控终端还存在以下缺陷和不足:
[0003]1、多个终端之间无法准确同步。目前的煤矿井下网络视频监控终端进行组网时，主要采用商业以太网传输视频流，，符合IEEE802.3标准。商业以太网最早出现在1972年，是以办公自动化为目标设计的，没有考虑到多个终端之间的准确同步问题，传输延时具有不确定性。多个终端进行视频拼接存在时间不同步的问题，无法实现真正的无缝拼接。
[0004]2、工作温度范围窄，高温环境无法正常工作。目前的煤矿井下网络视频监控终端电路等级一般为商业级，最高工作温度小于70度，在煤矿井下的一些特殊环境下设备无法正常使用。如事故救援现场，在环境温度没有降到正常范围之前，越早获得现场视频资料越好。
[0005]3、布线成本高。目前的煤矿井下网络视频监控布线采用光纤或者阻燃网线，成本较高，不利于大规模的使用。
[0006]4、网络视频监控终端电路动态范围不够。目前的煤矿井下网络视频监控终端电路动态一般都小于90db，监控终端安装位置如果没有选好，很容易出现动态范围不够的现象，同时存在局部曝光不足和局部曝光过度的问题，影响监控画面的质量。
【实用新型内容】
[0007]本实用新型所要解决的技术问题在于针对上述现有技术中的不足，提供一种煤矿井下网络视频监控终端电路，其能够保证多个视频流传输的准确同步，便于进行多终端拼接，大大降低了网络视频监控终端的现场布线成本，动态范围大，保证了网络视频监控画面的质量，实用性强，推广应用价值高。
[0008]为解决上述技术问题，本实用新型采用的技术方案是:一种煤矿井下网络视频监控终端电路，其特征在于:包括FPGA模块以及与FPGA模块相接的RTC实时时钟电路、FLASH闪存电路、DRAM存储器电路、配置芯片和AVB以太网模块，所述FPGA模块的输入端接有ISP图像信号处理器，所述ISP图像信号处理器的输入端接有图像传感器；所述ISP图像信号处理器为Aptina公司生产的ISP图像信号处理器AP0101AT，所述图像传感器为Aptina公司生产的图像传感器AR0132AT。
[0009]上述的一种煤矿井下网络视频监控终端电路，其特征在于:所述FPGA模块为FPGA芯片 EP3C5E144C8N。
[0010]上述的一种煤矿井下网络视频监控终端电路，其特征在于:所述ISP图像信号处理器AP0101AT的DOO?D06引脚依次对应与所述FPGA芯片EP3C5E144C8N的第73?80引脚相接，所述ISP图像信号处理器AP0101AT的D07引脚与所述FPGA芯片EP3C5E144C8N的第83引脚相接，所述ISP图像信号处理器AP0101AT的SCLK引脚与所述FPGA芯片EP3C5E144C8N的第84引脚相接，且通过电阻R3与+3.3V电源的输出端相接；所述ISP图像信号处理器AP0101AT的SDA引脚与所述FPGA芯片EP3C5E144C8N的第85引脚相接，且通过电阻R2与+3.3V电源的输出端相接；所述ISP图像信号处理器AP0101AT的PCLK引脚与所述FPGA芯片EP3C5E144C8N的第86引脚相接，所述ISP图像信号处理器AP0101AT的ECLK引脚与所述FPGA芯片EP3C5E144C8N的第87引脚相接，所述ISP图像信号处理器AP0101AT的VS引脚与所述FPGA芯片EP3C5E144C8N的第69引脚相接，所述ISP图像信号处理器APO10IAT的HS引脚与所述FPGA芯片EP3C5E144C8N的第70引脚相接；所述ISP图像信号处理器AP0101AT的NRST引脚通过电阻Rl与+3.3V电源的输出端相接，所述ISP图像信号处理器AP0101AT的MSCLK引脚通过电阻R6与+1.8V电源的输出端相接，所述ISP图像信号处理器AP0101AT的MSDA引脚通过电阻R5与+1.8V电源的输出端相接，所述ISP图像信号处理器APO10IAT的STANDBY引脚通过电阻R7接地，所述ISP图像信号处理器APO10IAT的FS引脚通过电阻R8接地。
[0011]上述的一种煤矿井下网络视频监控终端电路，其特征在于:所述图像传感器AR0132AT的DOO?DOll引脚依次对应与所述ISP图像信号处理器AP0101AT的D1?DIll引脚相接，所述图像传感器AR0132AT的EXTCLK引脚与所述ISP图像信号处理器APO10IAT的ECO引脚相接，所述图像传感器AR0132AT的RST引脚与所述ISP图像信号处理器AP0101AT的RSTO引脚相接，且通过电阻R31与+1.8V电源的输出端相接，所述图像传感器AR0132AT的SCLK引脚与所述ISP图像信号处理器AP0101AT的MSCLK引脚相接，所述图像传感器AR0132AT的SDA引脚与所述ISP图像信号处理器AP0101AT的MSDA引脚相接，所述图像传感器AROl32AT的PCLK引脚与所述ISP图像信号处理器AP0101AT的PCLKI引脚相接，所述图像传感器AR0132AT的FV引脚与所述ISP图像信号处理器AP0101AT的FVI引脚相接，所述图像传感器AR0132AT的LV引脚与所述ISP图像信号处理器AP0101AT的LVI弓丨脚相接，所述图像传感器AR0132AT的TRIGGER引脚与所述ISP图像信号处理器AP0101AT的TO引脚相接，所述图像传感器AR0132AT的SADDR引脚通过电阻R32与+1.8V电源的输出端相接，所述图像传感器AR0132AT的OE引脚通过电阻R33接地。
[0012]上述的一种煤矿井下网络视频监控终端电路，其特征在于:所述RTC实时时钟电路包括实时时钟芯片ISL1208和晶振Y1，所述实时时钟芯片ISL1208的第I引脚与晶振Yl的一端相接，所述实时时钟芯片ISL1208的第2引脚与晶振Yl的另一端相接，所述实时时钟芯片ISL1208的第3引脚与+3.3V电源的输出端相接，所述实时时钟芯片ISL1208的第4引脚接地，所述实时时钟芯片ISL1208的第5引脚与所述FPGA芯片EP3C5E144C8N的第110引脚相接，且通过电阻R21与+3.3V电源的输出端相接；所述实时时钟芯片ISL1208的第6引脚与所述FPGA芯片EP3C5E144C8N的第111引脚相接，且通过电阻R20与+3.3V电源的输出端相接，所述实时时钟芯片ISL1208的第7引脚与所述FPGA芯片EP3C5E144C8N的第24引脚相接，且通过电阻R19与+3.3V电源的输出端相接，所述实时时钟芯片ISL1208的第8引脚与+3.3V电源的输出端相接。
[0013]上述的一种煤矿井下网络视频监控终端电路，其特征在于:所述FLASH闪存电路包括芯片H27U1G8F2B，所述芯片H27U1G8F2B的第7引脚与所述FPGA芯片EP3C5E144C8N的第127引脚相接，且通过电阻Rl2与+3.3V电源的输出端相接；所述芯片H27U1G8F2B的第8引脚与所述FPGA芯片EP3C5E144C8N的第128引脚相接，所述芯片H27U1G8F2B的第9引脚与所述FPGA芯片EP3C5E144C8N的第129引脚相接，所述芯片H27U1G8F2B的第12引脚和第37引脚均与+3.3V电源的输出端相接，所述芯片H27U1G8F2B的第13引脚和第36引脚均接地，所述芯片H27U1G8F2B的第16?19引脚依次对应与所述FPGA芯片EP3C5E144C8N的第132?136引脚相接，所述芯片H27U1G8F2B的第29?32引脚依次对应与所述FPGA芯片EP3C5E144C8N的第112?115引脚相接，所述芯片H27U1G8F2B的第41?44引脚依次对应与所述FPGA芯片EP3C5E144C8N的第119?124引脚相接。
[0014]上述的一种煤矿井下网络视频监控终端电路，其特征在于:所述DRAM存储器电路包括芯片 K4S641632UC-70T，所述芯片 K4S641632UC-70T 的第 2、4、5、7、8、10、11、13、42、44、45、47、48、50、51 和 53 引脚依次对应与所述 FPGA 芯片 EP3C5E144C8N 的第 28、30、31、32、33、34、38、39、54、53、52、51、50、49、46 和 44 引脚相接，所述芯片 K4S641632UC-70T 的第 19 引脚与所述FPGA芯片EP3C5E144C8N的第7引脚相接，且通过电阻R16与+3.3V电源的输出端相接；所述芯片K4S641632UC-70T的第16引脚与所述FPGA芯片EP3C5E144C8N的第42引脚相接，且通过电阻R15与+3.3V电源的输出端相接；所述芯片K4S641632UC-70T的第17引脚与所述FPGA芯片EP3C5E144C8N的第11引脚相接，且通过电阻R14与+3.3V电源的输出端相接；所述芯片K4S641632UC-70T的第18引脚与所述FPGA芯片EP3C5E144C8N的第10引脚相接，且通过电阻R13与+3.3V电源的输出端相接；所述芯片K4S641632UC-70T的第23、24、25、26、29、30、31、32、33、34、22 和 35 引脚依次对应与所述 FPGA 芯片 EP3C5E144C8N的第 1、144、143、68、67、66、65、64、60、59、2 和 58 引脚相接，所述芯片 K4S641632UC-70T 的第20和21引脚依次对应与所述FPGA芯片EP3C5E144C8N的第4和3引脚相接，所述芯片K4S641632UC-70T的第37引脚与所述FPGA芯片EP3C5E144C8N的第55引脚相接，所述芯片K4S641632UC-70T的第38引脚依次对应所