一种可实现数模同播的fm激励器的制造方法

文档序号:8888003阅读:493来源:国知局
一种可实现数模同播的fm激励器的制造方法
【技术领域】
[0001]本实用新型涉及一种无线电广播发射机的激励器,特别是涉及一种用于实现⑶R调频频段数字音频广播数模同播的激励器。
【背景技术】
[0002]CDR调频频段数字音频广播系统是工作于传统模拟调频广播频段(87MHz?108MHz)的数字广播系统,包括两部分信号处理模块,一部分为实现符合GY/T 268.1-2013规定的调频频段数字音频广播技术的信号处理模块,另一部分为实现模拟调频广播功能的模块,两个模块的信号经过频率合成及上变频、射频输出放大和监控系统等功能模块,输出符合GY/T268.1-2013规定的调频频段数字音频广播和模拟调频广播的射频信号。同时支持模拟调频广播和数字音频广播的调频频段数字音频广播激励器如图1所示,其主要由符合GY/T 268.1-2013信道编码与调制模块110、模拟调频模块102、信号合成模块103、射频输出放大模块104和监控系统105组成。
[0003]与传统的模拟调频广播相比,数字调频广播由于采用了数字传输技术,因此,可以有效地消除多径效应、多普勒频移效应以及突发噪声干扰等现象;在音质方面,数字调频广播可以达到接近CD的音质;在业务方面,数字调频广播可以提供高质量的音频广播节目,并拓展新的数据业务。在未来,模拟调频广播必将被数字音频广播所替代。
[0004]然而,虽然数字调频广播与传统的模拟调频广播相比,具有较多的优势,但是,由于目前存在频谱资源以及数字化设备短缺等条件的限制,因此,模拟调频广播会在一段时间内与数字调频广播并存。
[0005]在模拟调频广播与数字调频广播并存期间,发射端通常会采用数模同播技术。所谓数模同播,是指在不需要申请新的频谱资源的清况下,对传统的模拟发射节目制作与广播机进行数字化改造,在已有的音频广播频段(88-108MHZ)上同时发射模拟节目和数字节目,从而实现模拟调频广播向数字调频广播的平滑过度。

【发明内容】

[0006]本实用新型的目的在于,提供一种新型结构的可实现数模同播的FM激励器,所要解决的技术问题是使其针对CDR标准特点,采用优化算法、模块化设计以及全数字化的实现方式,使得系统的可编程性、可控性、可维护性都得到增强,并且成本低廉,系统性能稳定可靠,非常适于实用。
[0007]本实用新型的目的及解决其技术问题是采用以下的技术方案来实现的。依据本实用新型提出的一种可实现数模同播的FM激励器,其特征在于其包括:模拟音频AD采样输入音频选择、立体声合成、预加重及数字调频模块,带外数字广播信道帧结构、信道编码和调制模块,模拟调频基带调制模块,数字音频信号基带调制模块,基带信号合成模块,以及射频调制与放大模块;其中,所述模拟音频AD采样输入音频选择、立体声合成、预加重及数字调频模块的输入端接收模拟音频左/右声道信号及AES/EBU音频信号,其输出端与所述模拟调频基带调制模块的输入端连接;所述带外数字广播信道帧结构、信道编码和调制模块的输入端接收DRA数字音频信号,其输出端与所述数字音频信号基带调制模块的输入端连接;所述模拟调频基带调制模块及所述数字音频信号基带调制模块的输出端分别与所述基带信号合成模块的输入端连接,所述基带信号合成模块的输出端与所述射频调制与放大模块的输入端连接,由所述射频调制与放大模块的输出端输出射频输出信号。
[0008]本实用新型的目的以及解决其技术问题还可以采用以下的技术措施来进一步实现。
[0009]前述的可实现数模同播的FM激励器,其中所述模拟音频AD采样输入音频选择、立体声合成、预加重及数字调频模块包括输入信号处理电路;所述数字音频信号基带调制模块包括数字调制板;所述带外数字广播信道帧结构、信道编码和调制模块,所述模拟调频基带调制模块,及所述基带信号合成模块主要由FPGA构成;所述射频调制与放大模块包括射频处理电路;其中,所述输入信号处理电路与所述FPGA连接,向所述FPGA输出处理后的数据及控制信号,并接收所述FPGA输出的采样时钟及控制信号;所述数字调制板与所述FPGA连接,接收所述FPGA输出的处理后的数据及控制信号与时钟及同步信号,并向所述FPGA输出调制后的数据及控制信号;所述FPGA与所述射频处理电路连接,向所述射频处理电路输出合成后的数据及控制信号,并接收所述射频处理电路输出的控制信号。
[0010]前述的可实现数模同播的FM激励器,还包括:微控制单元、时钟电路及射频-亟待变换电路;所述微控制单元、所述时钟电路及所述射频-亟待变换电路分别与所述FPGA连接,向所述FPGA输出控制信号、时钟信号及反馈信号经所述射频-亟待变换电路变换后得到的基带数据。
[0011]前述的可实现数模同播的FM激励器,还包括:机箱,所述输入信号处理电路、所述FPGA、所述数字调制板、所述射频处理电路、所述微控制单元、所述时钟电路及所述射频-亟待变换电路均设置于所述机箱内。
[0012]前述的可实现数模同播的FM激励器,其中所述机箱采用高度为IU的19英寸的标准机箱。
[0013]前述的可实现数模同播的FM激励器,其中在所述机箱的前面板设有液晶屏、按键和LED指示灯,其中所述LED指示灯包括:电源指示灯、锁相指示灯、码流指示灯、射频输出指示灯及告警指示灯。前述的可实现数模同播的FM激励器,其中所述的
[0014]前述的可实现数模同播的FM激励器,其中在所述机箱的后面板设有1MHz时钟输入接口、1PPS/TOD输入接口、模拟音频输入接口 XLR、数据音频码流输入RJ45 口、调制输出口及监测输出口。
[0015]前述的可实现数模同播的FM激励器,其中在所述机箱内部印制板的安装采用板插结构。
[0016]前述的可实现数模同播的FM激励器,其中在所述机箱内还设有电源和风机。
[0017]本实用新型与现有技术相比具有明显的优点和有益效果。借由上述技术方案,本实用新型一种可实现数模同播的FM激励器至少具有下列优点及有益效果:本实用新型可实现数模同播的FM激励器针对CDR标准的特点,采用优化算法、模块化设计以及全数字化的实现方式,使得系统的可编程性、可控性、可维护性都得到增强,并且成本低廉,系统性能稳定可靠。
[0018]上述说明仅是本实用新型技术方案的概述,为了能够更清楚了解本实用新型的技术手段,而可依照说明书的内容予以实施,并且为了让本实用新型的上述和其他目的、特征和优点能够更明显易懂,以下特举较佳实施例,并配合附图,详细说明如下。
【附图说明】
[0019]图1是同时支持模拟调频广播和数字音频广播的调频频段数字音频广播激励器的方框图。
[0020]图2是本实用新型可实现数模同播的FM激励器的原理方框图。
[0021]图3是本实用新型可实现数模同播的FM激励器的系统整体方框图。
[0022]图4是本实用新型实现模拟音频调频广播的方框图。
[0023]图5是本实用新型实现数字音频调频广播的方框图。
[0024]图6是本实用新型实现模拟音频和数字音频调频同播的基带信号频谱图。
[0025]图7是本实用新型可实现数模同播的FM激励器的前面板的示意图。
[0026]图8是本实用新型可实现数模同播的FM激励器的后面板的示意图。
[0027]图9是本实用新型可实现数模同播的FM激励器的机箱内部布局的示意图。
【具体实施方式】
[0028]为更进一步阐述本实用新型为达成预定发明目的所采取的技术手段及功效,以下结合附图及较佳实施例,对依据本实用新型提出的一种可实现数模同播的FM激励器其【具体实施方式】、结构、特征及其功效,详细说明如后。
[0029]本实用新型可实现数模同播的FM激励器主要的工作模式包括:模拟音频调频广播工作模式、数字音频调频广播工作模式和模拟与数字音频调频同播工作模式。因此本实用新型的激励器需要满足模拟调频音频广播的相关标准和数字音频广播的相关标准。
[0030]请参阅图2所示,是本实用新型可实现数模同播的FM激励器的原理方框图。本实用新型一种可实现数模同播的FM激励器主要由模拟音频AD采样输入音频选择、立体声合成、预加重及数字调频模块210,带外数字广播信道帧结构、信道编码和调制模块220,模拟调频基带调制模块230,数字音频信号基带调制模块240,基带信号合成模块250,和射频调制与放大模块260组成。其中,模拟音频AD采样输入音频选择、立体声合成、预加重及数字调频模块210的输入端接收模拟音频左/右声道信号及AES/EBU音频信号,其输出端与模拟调频基带调制模块230的输入端连接;带外数字广播信道帧结构、信道编码和调制模块220的输入端接收DRA数字音频信号,其输出端与数字音频信号基带调制模块240的输入端连接;模拟调频基带调制模块230和数字音频信号基带调制模块240的输出端分别与基带信号合成模块250的输入端连接,基带信号合成模块250的输出端与射频调制与放大模块260的输入端连接,由射频调制与放大模块260的输出端输出射频输出信号。
[0031]请再参阅图3所示,是本实用新型可实现数模同播的FM激励器的系统整体方框图。本实用新型的模拟音频AD采样输入音频选择、立体声合成、预加重及数字调频模块210包括输入信号处理电路310 ;数字音频信号基带调制模块240包括数字调制板330 ;带外数字广播信道帧结构、信道编码和调制模块220,模拟调频基带调制模块230,和基带信号合成模块250主要由FPGA320构成;射频调制与放大模块260包括射频处理电路340。其中,输入信号处理电路310与FPGA320连接,向FPGA320输出处理后的数据及控制信号,并接收FPGA320输出的采样时钟及控制信号;数字调制板330与FPGA320连接,接收FPGA输出的处理后的数据及控制信号与时钟及同步信号,并向FPGA320输出调制后的数据及控制信号;FPGA320与射频处理电路340连接,向射频处理电
当前第1页1 2 
网友询问留言 已有0条留言
  • 还没有人留言评论。精彩留言会获得点赞!
1