用于多通道mil-std-1553b的总线接口的制作方法

文档序号:9016901阅读:583来源:国知局
用于多通道mil-std-1553b的总线接口的制作方法
【技术领域】
[0001]本实用新型属总线接口技术领域,具体涉及一种用于多通道MIL-STD-1553B的总线接口。
【背景技术】
[0002]多通道MIL-STD-1553B总线是美国定义的军用标准串行通信总线,具有较高的可靠性和实时性,广泛用于航空、航天、军事等领域的数据网络通讯系统中,其主要特征为:传输速度IMbit/s,字长20bit,数据有效长度16bit,信息量最大长度32个字。MIL-STD-1553B采用典型的双冗余故障容错方式,通讯消息被调制成曼彻斯特码在总线上传输。在实际应用中,每个设备的MIL-STD-1553B总线接口大多采用国内外的协议芯片实现,目前支持该协议的芯片有HOLT公司的H1-61XX系列,DDC公司的BU-6517X、BU-615XX系列等,但是该协议芯片价格昂贵,配置复杂,采购周期长,特别是在用多路MIL-STD-1553B总线传输/监控时,需要多个协议芯片,成本高、体积大、数据处理效率低、数据缓存小。因此有必要提出改进。
【实用新型内容】
[0003]本实用新型解决的技术问题:提供一种用于多通道MIL-STD-1553B的总线接口,采用由隔离电路和1553B驱动电路组成的多组组合电路接收和发送多通道MIL-STD-1553B总线的多路数据,并通过FPGA对多路数据进行解码/编码、时序控制、协议处理、数据缓存及数据存取,FPGA又通过一组通讯接口与外部CPU进行数据交换,解决了现有技术中存在的体积大、成本高及数据缓存小等问题,提高了数据处理的效率和可靠性,节约了硬件资源。
[0004]本实用新型采用的技术方案:用于多通道MIL-STD-1553B的总线接口,包括多通道MIL-STD-1553B总线、隔离驱动组合电路和FPGA ;
[0005]其中,所述多通道MIL-STD-1553B总线通过多组隔离驱动组合电路与FPGA电连接,所述FPGA与外部CPU电连接;
[0006]所述隔离驱动组合电路包括隔离电路和1553B驱动电路,所述FPGA采用多组隔离电路和1553B驱动电路的组合电路接收和发送多通道MIL-STD-1553B总线的多路数据,所述多路数据通过FPGA进行解码/编码、时序控制、协议处理、数据缓存及数据存取,所述FPGA通过一组通讯接口与外部CPU进行数据交换。
[0007]进一步地,所述每组隔离电路和1553B驱动电路的组合电路是由2个隔离变压器、I个收发器及保护电阻组成。
[0008]进一步地,所述FPGA的内部编码包括双冗余曼彻斯特II编解码及串并转换模块、总线传输逻辑模块、终端协议和消息处理模块、内存及控制器模块、终端地址产生和校验模块。
[0009]本实用新型与现有技术相比的优点:
[0010]1、每组隔离电路和1553B驱动电路的组合电路是由2个隔离变压器、I个收发器及保护电阻组成,实现硬件的双余度设计,使数据处理安全可靠;
[0011]2、采用2个隔离变压器实现了接口电路与数据总线隔离的目的,并对数据进行电平转化,使之与收发器的工作电压匹配;
[0012]3、通过收发器实现了 MIL-STD-1553B差分信号与TTL电平的相互转化,完成与FPGA数据交换;
[0013]4、保护电阻是用于保护隔离变压器和收发器;
[0014]5、本实用新型重量轻,体积小,成本低,数据处理性能高,安全可靠。
【附图说明】
[0015]图1为本实用新型的原理框图;
[0016]图2为本实用新型的电路图。
【具体实施方式】
[0017]下面结合附图1-2描述本实用新型的实施例。
[0018]用于多通道MIL-STD-1553B的总线接口,包括多通道MIL-STD-1553B总线、隔离驱动组合电路和FPGA ;如图1所示,所述多通道MIL-STD-1553B总线通过多组隔离驱动组合电路与FPGA电连接,所述FPGA与外部CPU电连接;所述隔离驱动组合电路包括隔离电路和1553B驱动电路,所述FPGA采用多组隔离电路和1553B驱动电路的组合电路接收和发送多通道MIL-STD-1553B总线的多路数据,所述多路数据通过FPGA进行解码/编码、时序控制、协议处理、数据缓存及数据存取,所述FPGA通过一组通讯接口与外部CPU进行数据交换。具体的,所述每组隔离电路和1553B驱动电路的组合电路是由2个隔离变压器、I个收发器及保护电阻组成,这种结构实现硬件的双余度设计,使数据处理安全可靠;其中(如图2所示),2个隔离变压器优选采用HOLT公司PM-DB2725芯片,用于实现接口电路与数据总线隔离的目的,对数据进行电平转化,使之与收发器的工作电压匹配,收发器优选采用HOLT公司的H1-1570PSI芯片,用于实现MIL-STD-1553B差分信号与TTL电平的相互转化,完成与FPGA数据交换;保护电阻Rl、R2、R3、R4用来保护隔离变压器和收发器。
[0019]FPGA的芯片优选采用Altera公司的EP2C20Q240C6芯片,图2中的Yl为有源晶振,用于为FPGA提供时钟。接收数据时,FPGA接收到的信号仍然是曼彻斯特II型码,故需经解码,同时完成数据字的综合、同步,数据及曼彻斯特码误码检测,奇偶检测和位/字计数等,只对接收正确的数据字串并转换后存入内存,再对其进行相关的协议处理,发送到外部CPU ;发送数据时,FPGA将终端接收的外部CPU的数据暂存于内存中,按相关协议解码,确定数据属性即传输数据/命令,发送数据通过并串转换后进行曼彻斯特编码且调制解调后发送到MIL-STD-1553B的总线上。具体的,FPGA硬件描述语言采用Verilog,开发环境采用QuartusII,为实现MIL-STD-1553B总线接口功能,所述FPGA的内部编码包括双冗余曼彻斯特II编解码及串并转换模块、总线传输逻辑模块、内存及控制器模块、终端协议和消息处理模块、终端地址产生和校验模块,其中,双冗余曼彻斯特II编解码及串并转换模块实现了曼彻斯特码的编码和解码,并与总线传输逻辑模块进行通信;总线传输逻辑模块对MIL-STD-1553B总线进行综合、存储及处理;内存及控制器模块用作系统寄存器和与微处理器进行数据交换的数据存储区,以响应其它各模块可能存在的寄存器访问和数据访问;终端协议和消息处理模块解析接收到的命令并通知总线传输逻辑模块做出相应的响应;终端地址产生和校验模块由微处理器设定终端地址,产生相应的地址奇校验位后存储到内存的终端地址寄存器中,并初始化状态字。
[0020]本实用新型有效解决了现有技术中存在的体积大、成本高及数据缓存小等问题,提高了数据处理的效率和可靠性,节约了硬件资源。
[0021]上述实施例,只是本实用新型的较佳实施例,并非用来限制本实用新型实施范围,故凡以本实用新型权利要求所述内容所做的等效变化,均应包括在本实用新型权利要求范围之内。
【主权项】
1.用于多通道MIL-STD-1553B的总线接口,其特征在于:包括多通道MIL-STD-1553B总线、隔离驱动组合电路和FPGA ; 所述多通道MIL-STD-1553B总线通过多组隔离驱动组合电路与FPGA电连接,所述FPGA与外部CPU电连接; 所述隔离驱动组合电路包括隔离电路和1553B驱动电路,所述FPGA采用多组隔离电路和1553B驱动电路的组合电路,接收和发送多通道MIL-STD-1553B总线的多路数据,所述多路数据通过FPGA进行解码/编码、时序控制、协议处理、数据缓存及数据存取,所述FPGA通过一组通讯接口与外部CPU进行数据交换。2.根据权利要求1所述的用于多通道MIL-STD-1553B的总线接口,其特征在于:所述每组隔离电路和1553B驱动电路的组合电路是由2个隔离变压器、I个收发器及保护电阻组成。3.根据权利要求1所述的用于多通道MIL-STD-1553B的总线接口,其特征在于:所述FPGA的内部编码包括双冗余曼彻斯特II编解码及串并转换模块、总线传输逻辑模块、终端协议和消息处理模块、内存及控制器模块、终端地址产生和校验模块。
【专利摘要】提供一种用于多通道MIL-STD-1553B的总线接口,包括多通道MIL-STD-1553B总线、隔离驱动组合电路和FPGA;多通道MIL-STD-1553B总线通过多组隔离驱动组合电路与FPGA电连接,FPGA与外部CPU电连接;隔离驱动组合电路包括隔离电路和1553B驱动电路,FPGA采用多组隔离电路和1553B驱动电路的组合电路接收和发送多通道MIL-STD-1553B总线的多路数据,多路数据通过FPGA进行解码/编码、时序控制、协议处理、数据缓存及数据存取,FPGA通过一组通讯接口与外部CPU进行数据交换。本实用新型重量轻,体积小,成本低,数据处理性能高,安全可靠。
【IPC分类】H04L12/02, H04L12/40
【公开号】CN204669384
【申请号】CN201520414970
【发明人】王小宁, 呼曦, 魏明昊, 张鹏, 杨帅妮
【申请人】陕西宝成航空仪表有限责任公司
【公开日】2015年9月23日
【申请日】2015年6月16日
网友询问留言 已有0条留言
  • 还没有人留言评论。精彩留言会获得点赞!
1