一种低成本hart-fsk发送接收电路的制作方法
【技术领域】
[0001]本实用新型涉及工业现场仪表领域，特别是一种低成本HART-FSK发送接收电路。
【背景技术】
[0002]现场总线是当前自动检测技术发展的热点。通过现场总线，数字通信技术可以延伸到现场级仪表，给控制体系带来一场革命。总线技术向全数字化发展已成为必然趋势，为满足从模拟到全数字的过渡，兼顾模拟和数字两种通信方式的HART协议应运而生。在工业现场仪表的应用中，许多用户要求现场仪表具有HART协议，以便现场生产操作。目前，HART协议的芯片价格都比较高，不利于提高产品的竞争力，在此情况下要求设计一款低成本的HART协议发送及接收器，提供低成本HART实现方案。
【发明内容】
[0003]本实用新型的目的在于提供一种低成本HART-FSK发送接收电路，以克服现有技术中存在的缺陷；本实用新型结构简单，易于实现。
[0004]为实现上述目的，本实用新型的技术方案是:一种低成本HART-FSK发送接收电路，包括:一主控处理器、一输出调制器滤波电路、一输入解调器滤波比较电路、一电源电路以及一 HART总线电路；所述主控处理器分别与所述输出调制器滤波电路以及所述输入解调器滤波比较电路相连；所述输出调制器滤波电路以及所述输入解调器滤波比较电路分别与所述HART总线电路相连；所述电源电路分别与所述主控处理器、所述输出调制器滤波电路以及所述输入解调器滤波比较电路相连。
[0005]本实用新型一实施例中，所述主控处理器包括一 STM32L152。
[0006]本实用新型一实施例中，所述输出调制器滤波电路包括一微控处理器；所述微控处理器的端分别经第一电容与一运放输出端相连以及经第四电容接地；所述运放的反向输入端与所述运放的输出端相连；所述运放的正向输入端分别经第一电阻与所述主控处理器相连以及经第二电阻接地；所述微控处理器的端以及端分别对应经第二电容以及第三电容接地；所述微控处理器的OUT端分别与第一二极管阳极以及所述HART总线电路TEST端相连；所述第一二极管阴极与第三电阻一端相连，并接地；所述第三电阻另一端与三极管发射极相连；所述三极管基极与所述微控处理器的BASE端相连；所述三极管集电极分别经第五电容一端以及第二二极管接入所述HART总线电路L00P+端；所述第五电容另一端与第三二极管阳极相连，并接入所述HART总线电路TEST端；所述第三二极管阴极与所述HART总线电路LOOP-端相连。
[0007]本实用新型一实施例中，所述输入解调器滤波比较电路包括一比较器；所述比较器的输出端经第四电阻的一端与所述主控处理器相连；所述第四电阻的另一端接所述电源电路的第一输出端；所述比较器的反向输入端分别与第六电容的一端以及第五电阻的一端相连；所述第六电容的另一端经第六电阻的一端以及第七电容接入第二二极管的阳极；所述第二二极管的阴极接入所述HART总线电路L00P+端；所述第五电阻的另一端分别与所述电源电路的第二输出端以及第七电阻一端相连；所述第七电阻另一端分别与所述比较器的正向输入端以及第八电阻的一端相连；所述第八电阻的另一端与所述比较器的输出端相连。
[0008]在本实用新型一实施例中，所述电源电路包括一电源芯片电路；所述电源芯片电路Vout端作为所述电源电路的第一输出端；所述电源芯片电路的Vout端经第九电阻与第四二极管的阴极相连，并作为所述电源电路的第二输出端；所述第四二极管的阳极与第八电容一端相连，并接地；所述第八电容另一端与所述第四二极管的阴极相连。
[0009]相较于现有技术，本实用新型具有以下有益效果:本实用新型所提出的一种低成本HART-FSK发送接收电路，结构简单，无需HART芯片，可完成HART通讯，有效地降低产品硬件成本，提高HART产品的竞争力。
【附图说明】
[0010]图1是本实用新型中一种低成本HART-FSK发送接收电路的电路原理图。
[0011]图2是本实用新型一实施例中一种低成本HART-FSK发送接收电路的电路图。
【具体实施方式】
[0012]下面结合附图，对本实用新型的技术方案进行具体说明。
[0013]本实用新型提供一种低成本HART-FSK发送接收电路，如图1以及图2所示，包括:一主控处理器、一输出调制器滤波电路、一输入解调器滤波比较电路、一电源电路以及一 HART总线电路；主控处理器分别与输出调制器滤波电路以及输入解调器滤波比较电路相连；输出调制器滤波电路以及输入解调器滤波比较电路分别与HART总线电路相连；电源电路分别与主控处理器、输出调制器滤波电路以及输入解调器滤波比较电路相连。
[0014]进一步的，在本实施例中，如图2所示，主控处理器包括一 STM32L152。
[0015]进一步的，在本实施例中，如图2所示，输出调制器滤波电路包括一微控处理器；微控处理器的C2端分别经第一电容C46与一运放输出端相连以及经第四电容C48接地；运放的反向输入端与运放的输出端相连；运放的正向输入端分别经第一电阻R35与主控处理器相连以及经第二电阻R39接地；微控处理器的C3端以及C1端分别对应经第二电容C47以及第三电容C49接地；微控处理器的OUT端分别与第一二极管D15阳极以及HART总线电路TEST端相连；第一二极管D15阴极与第三电阻R36 —端相连，并接地；第三电阻R36另一端与三极管Q10发射极相连；三极管Q10基极与微控处理器的BASE端相连；三极管Q10集电极分别经第五电容C32 —端以及第二二极管D13接入HART总线电路L00P+端；第五电容C32另一端与第三二极管D14阳极相连，并接入HART总线电路TEST端；第三二极管D14阴极与HART总线电路LOOP-端相连。
[0016]进一步的，在本实施例中，如图2所示，输入解调器滤波比较电路包括一比较器U13A ;比较器U13A的输出端经第四电阻R33的一端与主控处理器相连；第四电阻R33的另一端接电源电路的第一输出端；比较器U13A的反向输入端分别与第六电容C44的一端以及第五电阻R37的一端相连；第六电容C44的另一端经第六电阻R40的一端以及第七电容C45接入第二二极管的阳极；第二二极管的阴极接入HART总线电路L00P+端；第五电阻R37的另一端分别与电源电路的第二输出端以及第七电阻R38 —端相连；第七电阻R38另一端分别与比较器