一种信息中继桥的制作方法
【技术领域】
[0001]本实用新型涉及通信技术领域，具体来说，涉及一种信息中继桥。
【背景技术】
[0002]中继器是系统组网的关键设备之一，作为系统组成的重要单元，信息中继桥主要用来实现信息的上传、下达。现有的中继器存在以下问题:其通讯距离短，且抗干扰能力差；可靠性较差，不能稳定工作于恶劣的工业环境，从而最终导致缩短了中继器的使用寿命。
【实用新型内容】
[0003]针对相关技术中的上述技术问题，本实用新型提出一种信息中继桥，用以解决上述问题。
[0004]为实现上述技术目的，本实用新型的技术方案是这样实现的:
[0005]一种信息中继桥，包括上位机和下位机，所述上位机和所述下位机之间设置有中继桥，所述上位机通过两路CAN总线模块和所述中继桥连接，所述下位机通过RS485模块和所述中继桥连接，所述中继桥设置有工作电路，所述工作电路上设置有供电电路，所述供电电路上连接有CPU，所述CPU上集成有程序存储器和随机存储器，所述CPU上还设置有若干引脚，所述引脚上连接有晶振电路、复位电路、状态监测电路以及异步串行接口。
[0006]进一步的，所述晶振电路包括相互并联的电容一和电容二，所述电容一和所述电容二上还串联有端子板，所述端子板的输出端和所述CPU的引脚连接。
[0007]进一步的，所述程序存储器的存储容量为128K字节，所述随机存储器的存储容量为20K字节。
[0008]进一步的，所述CAN总线模块以及所述RS485模块和所述中继桥之间还设置有光电親合器。
[0009]进一步的，所述供电电路的电压为3.3V。
[0010]本实用新型的有益效果:本实用新型各个组件集成与芯片上，使芯片大幅减少了外围芯片的数量，使用了状态监控电路，使系统在意外“跑飞”时程序能重新运行，从而提升系统的可靠性，另外，为了提高系统的抗干扰性能，CAN总线模块和RS485模块均通过光电耦合器进行光电隔离，使信息中继桥的核心部分完全与外部电路电气隔离，最大的减少外部恶劣环境对系统的干扰，128K字节程序存储器传输速度快，数据能可靠保存20年，更具有性能卓越，稳定可靠。
【附图说明】
[0011]为了更清楚地说明本实用新型实施例或现有技术中的技术方案，下面将对实施例中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本实用新型的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
[0012]图1是根据本实用新型实施例所述的信息中继桥的结构示意图；
[0013]图2是根据本实用新型实施例所述的信息中继桥的CPU结构示意图；
[0014]图3是根据本实用新型实施例所述的信息中继桥的晶振电路结构示意图。
[0015]图中:
[0016]1、上位机；2、下位机；3、中继桥；4、CAN总线模块；5、RS485模块；6、工作电路；7、供电电路；8、CPU ;9、程序存储器；10、随机存储器；11、引脚；12、晶振电路；13、复位电路；14、状态监测电路；15、异步串行接口 ；16、电容一 ；17、电容二 ；18、端子板；19、光电耦合器。
【具体实施方式】
[0017]下面将结合本实用新型实施例中的附图，对本实用新型实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本实用新型一部分实施例，而不是全部的实施例。基于本实用新型中的实施例，本领域普通技术人员所获得的所有其他实施例，都属于本实用新型保护的范围。
[0018]如图1所示，根据本实用新型的实施例所述的一种信息中继桥，包括上位机1和下位机2，所述上位机1和所述下位机2之间设置有中继桥3，所述上位机1通过两路CAN总线模块4和所述中继桥3连接，所述下位机2通过RS485模块5和所述中继桥3连接，所述中继桥3设置有工作电路6，所述工作电路6上设置有供电电路7，所述供电电路7上连接有CPU8，所述CPU8上集成有程序存储器9和随机存储器10，所述CPU8上还设置有若干引脚11，所述引脚11上连接有晶振电路12、复位电路13、状态监测电路14以及异步串行接口15ο
[0019]进一步的，参照图3，所述晶振电路12包括相互并联的电容一 16和电容二 17，所述电容一 16和所述电容二 17上还串联有端子板18，所述端子板18的输出端和所述CPU8的引脚11连接，其中经过晶振电路的晶振频率为8MHz，经过并联的电容和端子板18倍频后使CPU的工作平率达到72MHz。
[0020]其中，所述程序存储器9的存储容量为128K字节，所述随机存储器10的存储容量为20K字节。
[0021]进一步的，为了提供系统的抗干扰性，所述CAN总线模块4以及所述RS485模块5和所述中继桥3之间还设置有光电耦合器19。
[0022]进一步的，所述供电电路7的电压为3.3V。
[0023]实施例1
[0024]如图1-2所示，一种信息中继桥的工作电路6，包CPU8、128K字节程序存储器9、20K字节随机存储器10、以及和CPU连接的2个CAN总线模块4、3个通用异步串行接口、状态监控电路14，其中CPU8为意法半导体公司的工业级STM32F107系列ARM芯片；3个所述通用异步串行接口为RS485串行通信接口 ；所述供电电路7为辽宁朝阳公司的型号为HJA24S3V3L的24V转3.3V，输出功率为3W ;所述128K字节程序存储器2为M25P10型Flash存储器；所述CPU8与外部电路设置有电气隔离。
[0025]其中如图2所示，根据本实用新型的实施例1所述的CPU8，其工作频率为72MHz ;它的第81、82、91、92脚脚为集成的两个CAN模块4的总线引脚；第55、56脚为集成的RS485模块5总线引脚，第57脚为RS485模块发送/接收控制端口。这部分是信息中继桥的中枢部分，它作为上位机1和下位机2的采集信息和控制信息的中转站和处理中心。
[0026]首先采用的状态监测电路(既俗称的看门狗技术)，使系统在意外“跑飞”时程序能重新运行；与上位机1和下位机2的通讯均使用握手协议的方式进行，做到准确可控，并采用16位循环荣誉校验方式对传输的数据进行校验，确保数据真实可信。程序采用C语言进行编制，程序结构化程度高，可读性强，便于调试，可加快研发进度，保证软件质量。
[0027]以上所述仅为本实用新型的较佳实施例而已，并不用以限制本实用新型，凡在本实用新型的精神和原则之内，所作的任何修改、等同替换、改进等，均应包含在本实用新型的保护范围之内。
【主权项】
1.一种信息中继桥，包括上位机(1)和下位机(2)，所述上位机(1)和所述下位机(2)之间设置有中继桥(3 )，所述上位机(1)通过两路CAN总线模块(4 )和所述中继桥(3 )连接，所述下位机(2 )通过RS485模块(5 )和所述中继桥(3 )连接，其特征在于，所述中继桥(3 )设置有工作电路(6 )，所述工作电路(6 )上设置有供电电路(7 )，所述供电电路(7 )上连接有CPU (8)，所述CPU (8)上集成有程序存储器(9)和随机存储器(10)，所述CPU (8)上还设置有若干引脚(11)，所述引脚(11)上连接有晶振电路(12)、复位电路(13)、状态监测电路(14)以及异步串行接口(15)。2.根据权利要求1所述的信息中继桥，其特征在于，所述晶振电路(12)包括相互并联的电容一(16)和电容二(17)，所述电容一(16)和所述电容二(17)上还串联有端子板(18)，所述端子板(18)的输出端和所述CPU (8)的引脚(11)连接。3.根据权利要求1所述的信息中继桥，其特征在于，所述程序存储器(9)的存储容量为128K字节，所述随机存储器(10)的存储容量为20K字节。4.根据权利要求1所述的信息中继桥，其特征在于，所述CAN总线模块(4)以及所述RS485模块(5 )和所述中继桥(3 )之间还设置有光电耦合器(19 )。5.根据权利要求1所述的信息中继桥，其特征在于，所述供电电路(7)的电压为3.3V。
【专利摘要】本实用新型公开了一种信息中继桥，包括上位机和下位机，所述上位机和所述下位机之间设置有中继桥，所述上位机通过两路CAN总线模块和所述中继桥连接，所述下位机通过RS485模块和所述中继桥连接，所述中继桥设置有工作电路，所述工作电路上设置有供电电路，所述供电电路上连接有CPU，所述CPU上集成有程序存储器和随机存储器，所述CPU上还设置有若干引脚，所述引脚上连接有晶振电路、复位电路、状态监测电路以及异步串行接口。本实用新型各个组件集成于CPU上，使CPU大幅减少了外围芯片的数量，使用了状态监测电路，使系统在意外“跑飞”时程序能重新运行，从而提升系统的可靠性。
【IPC分类】H04B7/15
【公开号】CN205142211
【申请号】CN201520839122
【发明人】曹华斌, 徐建辉, 汤建平, 徐德宁, 刘晨
【申请人】九江中船消防自动化有限公司
【公开日】2016年4月6日
【申请日】2015年10月27日