成像系统与图像传感器像素的制作方法
【技术领域】
[0001] 本实用新型设及固态图像传感器阵列，并且更特别地，设及具有从像素基板的背 面照射的小尺寸像素的图像传感器。小的像素尺寸可降低图像传感器阵列的制造成本，但 是重要的是在减小像素尺寸时不要牺牲图像传感器性能。
【背景技术】
[0002] 典型的互补型金属-氧化物-半导体(CMOS)图像传感器通过来感测光将撞击光子 转换成被集合(收集)于传感器像素内的电子。在每个集合周期完成时，所收集的电荷被转 换成电压信号，运些信号被供应给与图像传感器关联的相应的输出端子。典型地，电荷-电 压转换直接在像素内执行，并且所产生的模拟像素电压信号通过各种像素寻址和扫描方案 传输到输出端子。模拟电压信号有时能够在被输送到忍片外之前于忍片上转换成数字等效 形式。每个像素都包含用于驱动经由各自的地址晶体管与像素连接的输出感测线的缓冲放 大器(即，源极跟随器）。
[0003] 在电荷-电压转换完成之后并且在所产生的信号从像素传输出去之后，像素在后 一集合周期开始之前被复位。在包含用作电荷检测节点的浮置扩散(FD)的像素中，运种复 位操作通过瞬间导通复位晶体管来完成，该复位晶体管将浮置扩散节点连接至电压基准W 排出（或去除）传输到FD节点上的任意电荷。但是，使用复位晶体管将电荷从浮置扩散节点 去除会产生热kTC复位噪声，运是本技术领域所熟知的。运种kTC复位噪声必须使用相关双 采样(CDS)信号处理技术来去除，W便获得所期望的低噪声性能。使用CDS的典型的CMOS图 像传感器要求每个像素至少四个晶体管(4T)。具有钉扎(pinned)光电二极管的4T像素电路 的实例能够见于Lee的美国专利No. 5，625，210中，该专利并入本文，W作参考。
[0004] 在现代的CMOS传感器设计中，若干光电二极管的电路通常被共用。其中若干光电 二极管的电路被共用的实例能够见于Guidash的美国专利No. 6,657,665中，该专利并入本 文，W作参考。在某些情况下，位于像素阵列的相邻行和列内的四个光电二极管具有共用的 电路。运样的共用像素电路相对于像素不共用电路的情形会引起阵列的像素密度增大，同 时会不合意地增加用于输送到/自像素的信号的金属寻址线的数量，特别是在全局快口 (GS)存储位置包含于像素内时。
[0005] 常规的CMOS图像传感器的一个主要缺点是:在电荷已经积累于像素内之后的像素 扫描按照逐行的连续方式来执行。运会产生曝光时间斜移(skew),该曝光时间斜移通常作 为移动对象的图像中的崎变而观察到。逐行地扫描像素被称为按"卷帘快I'T模式来操作传 感器，该卷帘快口类似于可见于常规的胶卷相机内的焦平面缝隙快口的动作。但是，在大部 分的应用中，更可取的是在没有曝光时间斜移的情况下同时曝光阵列的全部像素，W由此 消除图像中的移动对象的崎变。运种类型的图像传感器操作被称为"全局快口"（GS)，该全 局快口类似于常规胶卷相机中的机械光圈快口的操作。为了实施运种类型的全局快口，有 必要在每个传感器像素内提供多个电荷存储位置。
[0006] 在电荷被集合于按GS方案操作的像素的光电二极管内之后，电荷同时在阵列的全 部像素内被转移到像素存储位置，在存储位置内电荷能够等待逐行方式的扫描。因而，像素 扫描时间斜移独立于帖像素曝光时间。用于将多个电荷存储位置并入CMOS传感器像素内的 方法的实例能够见于化SUtomi等人的题目为"A 2.7e Temporal Noise 99.7%化utter Efficiency 92dB Dynamic Range CMOS Image Sensor with Dual Global Shutter Pixels"的文中（ISSCC Digest of Technical Papers,2010-2-10，pp.398和399)，该文献 并入本文，W作参考。化SUtomi等人的布局是对常规的行间转移电荷禪合器件(CCD)概念的 修改，在该修改中，来自像素光电二极管的电荷被首先转移到位于像素之间的空间内的纵 向CCD寄存器内，并且然后电荷从其中W逐行的并行方式转移到串行寄存器内，随后是到 共同的单个电荷检测节点和输出放大器之内的CCD电荷转移。为实施全局快口而将CCD电荷 转移概念应用于CMOS传感器中的运种应用示于图1中，在该应用中电荷存储于另外的钉扎 二极管内。
[0007]图1示出了在具有全局快口功能的CMOS传感器中的像素100的简化电路图。在第一 钉扎光电二极管101内的电荷集合完成之后，电荷经由电荷转移晶体管103转移到第二钉扎 二极管102。所转移的电荷在二极管102内等待扫描。从第一二极管101到第二二极管102的 电荷转移在没有产生kTC噪声的情况下按CCD方式来完成。同样有必要的是，要么第二二极 管102具有比二极管101更高的钉扎电压，要么传输口 103具有势垒和势阱。而且，有必要很 好地屏蔽第二二极管102使其免受撞击光子115(即，用来在第一二极管101处产生电荷的光 子)影响，W防止在成像场景中的对象移动时的不良拖影效应。光屏蔽效果在运样的图像传 感器中的特征在于称为快口效率的参数。
[000引从第二二极管102中的信号电荷读出操作按常规的方式通过W下操作来进行：首 先通过瞬间导通复位晶体管106来复位浮置扩散(FD)节点104W排出偏置电压VdcU随后对 电荷转移晶体管105的栅极施加脉冲。该序列现在能够通过阵列按照逐行的连续顺序来进 行。出现于浮置扩散104上的信号由通过行寻址晶体管108来寻址的源极跟随器晶体管107 缓冲。用于控制转移晶体管的栅极103和105、复位晶体管106及寻址晶体管108的脉冲分别 由行总线111、112、113和114供应(即，与在图像传感器内的行控制电路禪接）。偏置电压Vdd 由列Vdd线109供应给像素，并且信号输出出现于列输出线110上。按此方式使用钉扎二极管 来进行电荷存储是有利的，因为运种类型的二极管具有相对低的暗电流生成特性(在电荷 存储区内的高水平暗电流能够添加噪声并且在图像内产生不良的阴影效果）。但是，第二二 极管102相当大的像素面积，从而会增加相应的图像传感器的尺寸，并最终增加其成本。钉 扎光电二极管存储方法的另一个缺点是第二二极管102所需的比二极管101的钉扎电压更 高的钉扎电压。该更高的钉扎电压消耗由最大器件工作电压决定的宝贵的分配电压摆幅， 并且导致电荷存储容量减小，并从而导致图像传感器的动态范围(DR)减小。
[0009]在全局快口的像素的设计中的上述问题能够在正面照射(SFI)应用中得到部分克 月良，在该应用中能够将遮光罩布置于第二钉扎电荷存储二极管102之上W防止到二极管102 上的漏光。但是，运样的方法在背面照射(BSI)应用中是适得其反的。特别地，在BSI应用中 布置于传感器基板的背面的遮光罩比在正面应用中更低效，并且会限制传感器的量子效率 (犯）（高量子效率是在小尺寸的像素传感器中使用背面照射的主要目的）。因此，将第二钉 扎二极管102用于BSI应用中的电荷存储是不可行的。 【实用新型内容】
[0010] 因此，最好是能够提供具有全局快口功能的改进的背面照射的图像传感器像素。
[0011] 根据本实用新型一个方面的实施例，提供一种成像系统，其特征在于包含：用于响 应于图像光而产生电荷的光电二极管;浮置扩散节点；禪接于所述光电二极管与所述浮置 扩散节点之间的电荷转移晶体管，其中所述电荷转移晶体管被配置为将所产生的电荷从所 述光电二极管转移到所述浮置扩散节点；与所述浮置扩散节点禪接的复位晶体管;具有与 所述浮置扩散节点禪接的栅极端子、源极端子和漏极端子的源极跟随器晶体管;具有输入 和输出的反馈放大器电路;禪接于所述源极跟随器晶体管的所述源极端子与所述反馈放大 器电路的所述输入之间的像素寻址晶体管；W及禪接于所述反馈放大器电路的所述输出与 所述复位晶体管之间的列反馈线。
[0012] 根据上述成像系统的一个实施例，还包含:附加的复位晶体管，其中所述复位晶体 管直接禪接于所述列反馈线与所述浮置扩散节点之间，并且其中所述附加的复位晶体管通 过禪合电容器禪接至误差电压保持电容器和浮置扩散节点。
[0013] 根据上述成像系统的一个实施例，其